Prosesydd Nios V Meddalwedd IP Intel FPGA
Nodiadau Rhyddhau IP Prosesydd Nios® V Intel® FPGA
Gall rhif fersiwn Intel® FPGA IP (XYZ) newid gyda phob fersiwn meddalwedd Intel Quartus® Prime. Newid yn:
- Mae X yn dynodi adolygiad mawr o'r IP. Os ydych chi'n diweddaru meddalwedd Intel Quartus Prime, rhaid i chi adfywio'r IP.
- Mae Y yn nodi bod yr IP yn cynnwys nodweddion newydd. Adnewyddwch eich IP i gynnwys y nodweddion newydd hyn.
- Mae Z yn nodi bod yr IP yn cynnwys mân newidiadau. Adnewyddwch eich IP i gynnwys y newidiadau hyn.
Gwybodaeth Gysylltiedig
- Llawlyfr Cyfeirio Prosesydd Nios V
Yn darparu gwybodaeth am feincnodau perfformiad prosesydd Nios V, pensaernïaeth prosesydd, y model rhaglennu, a'r gweithrediad craidd (Canllaw Defnyddiwr Intel Quartus Prime Pro Edition).
- Nios II a Nodiadau Rhyddhau IP Embedded
- Nios V Llawlyfr Dylunio Prosesydd Embedded
Yn disgrifio sut i ddefnyddio'r offer yn fwyaf effeithiol, yn argymell arddulliau dylunio, ac arferion ar gyfer datblygu, dadfygio, ac optimeiddio systemau gwreiddio gan ddefnyddio prosesydd Nios® V ac offer a ddarperir gan Intel (Canllaw Defnyddiwr Intel Quartus Prime Pro Edition). - Llawlyfr Datblygwr Meddalwedd Prosesydd Nios® V
Yn disgrifio amgylchedd datblygu meddalwedd prosesydd Nios® V, yr offer sydd ar gael, a'r broses i adeiladu meddalwedd i redeg ar brosesydd Nios® V (Canllaw Defnyddiwr Intel Quartus Prime Pro Edition).
Prosesydd Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition) Nodiadau Rhyddhau
Prosesydd Nios® V/m Intel FPGA IP v22.3.0
Tabl 1. v22.3.0 2022.09.26
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 22.3 | • Gwell rhesymeg rhagosod. Diweddarwyd y perfformiad a'r niferoedd meincnod canlynol:
— FMAX —Ardal —Drystone — CraiddMark • Dileu paramedrau exceptionOffset ac exceptionAgent o _hw.tcl. Nodyn: Dim ond cynhyrchu BSP yr effeithiwyd arno. Dim effaith ar RTL na chylched. • Wedi newid ailosodiad dadfygio: — Ychwanegwyd ndm_reset_in porthladd — Wedi'i ailenwi dbg_reset i dbg_reset_out. |
– |
Prosesydd Nios® V/m Intel FPGA IP v21.3.0
Tabl 2.v21.3.0 2022.06.21
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 22.2 | • Ychwanegwyd rhyngwyneb cais ailosod
• Tynnu signalau nas defnyddiwyd a achosodd ryngwyneb clicied • Mater ailosod dadfygio sefydlog: — Wedi diweddaru llwybro ndmreset i atal y modiwl dadfygio rhag ailosod. |
– |
Prosesydd Nios® V/m Intel FPGA IP v21.2.0
Tabl 3. v21.2.0 2022.04.04
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 22.1 | • Ychwanegwyd dyluniad newydd examples yn y Nios® V/m Processor Intel FPGA IP golygydd paramedr craidd:
— uC/TCP-IP IPerf Example Dylunio — Gweinydd Soced Syml uC/TCP-IP Example Dylunio |
– |
| • Trwsio Bygiau:
— Mynd i'r afael â materion sy'n achosi mynediad annibynadwy i CSRs MARCHID, MIMPID, a MVENDORID. — Wedi galluogi gallu ailosod o'r modiwl dadfygio i ganiatáu ailosod y craidd trwy ddadfygiwr. — Wedi galluogi cefnogaeth ar gyfer sbardun. Mae craidd prosesydd Nios V yn cefnogi 1 sbardun. — Mynd i'r afael â rhybuddion synthesis a adroddwyd a materion lint. — Wedi mynd i'r afael â mater o'r ROM dadfygio a achosodd lygredd yn y fector dychwelyd. — Wedi datrys mater a oedd yn atal mynediad i GPR 31 o'r modiwl dadfygio. |
– |
Prosesydd Nios V/m Intel FPGA IP v21.1.1
Tabl 4. v21.1.1 2021.12.13
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 21.4 | • Trwsio Bygiau:
— Cofrestrau sbardun yn hygyrch ond ni chefnogwyd sbardunau wedi'u datrys. |
Eithriad cyfarwyddyd anghyfreithlon wedi'i ysgogi wrth gyrchu cofrestrau sbardun. |
| • Ychwanegwyd Design Exampyn y prosesydd Nios V/m Intel FPGA golygydd paramedr craidd IP.
— GSFI Bootloader Cynample Dylunio — SDM Bootloader Cynample Dylunio |
– |
Prosesydd Nios V/m Intel FPGA IP v21.1.0
Tabl 5.v21.1.0 2021.10.04
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 21.3 | Rhyddhad Cychwynnol | – |
Prosesydd Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition) Nodiadau Rhyddhau
Prosesydd Nios V/m Intel FPGA IP v1.0.0
Tabl 6. v1.0.0 2022.10.31
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 22.1eg | Rhyddhad cychwynnol. | – |
Archifau
Argraffiad Intel Quartus Prime Pro
Archifau Llawlyfr Cyfeirio Prosesydd Nios V
Am y fersiynau diweddaraf a blaenorol o'r canllaw defnyddiwr hwn, cyfeiriwch at Nios® V Processor Reference Manual. Os nad yw fersiwn IP neu feddalwedd wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn IP neu feddalwedd blaenorol yn berthnasol.
Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design 19.2 neu ddiweddarach, mae gan creiddiau IP gynllun fersiwn IP newydd.
Nios V Archifau Llawlyfr Dylunio Proseswyr Embedded
I gael y fersiynau diweddaraf a blaenorol o'r canllaw defnyddiwr hwn, cyfeiriwch at Llawlyfr Dylunio Prosesydd Embedded Nios® V. Os nad yw fersiwn IP neu feddalwedd wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn IP neu feddalwedd blaenorol yn berthnasol.
Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design 19.2 neu ddiweddarach, mae gan creiddiau IP gynllun fersiwn IP newydd.
Archifau Llawlyfr Datblygwr Meddalwedd Prosesydd Nios V
Am y fersiynau diweddaraf a blaenorol o'r canllaw defnyddiwr hwn, cyfeiriwch at Lawlyfr Datblygwr Meddalwedd Prosesydd Nios® V. Os nad yw fersiwn IP neu feddalwedd wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn IP neu feddalwedd blaenorol yn berthnasol.
Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design 19.2 neu ddiweddarach, mae gan creiddiau IP gynllun fersiwn IP newydd.
Argraffiad Safonol Intel Quartus Prime
Cyfeiriwch at y canllawiau defnyddwyr canlynol i gael gwybodaeth am brosesydd Nios V ar gyfer Intel Quartus Prime Standard Edition.
Gwybodaeth Gysylltiedig
- Llawlyfr Dylunio Prosesydd Embedded Nios® V Yn disgrifio sut i ddefnyddio'r offer yn fwyaf effeithiol, yn argymell arddulliau dylunio, ac arferion ar gyfer datblygu, dadfygio, ac optimeiddio systemau gwreiddio gan ddefnyddio prosesydd Nios® V ac offer a ddarperir gan Intel (Intel Quartus Prime Standard Edition User Guide ).
Llawlyfr Cyfeirio Prosesydd Nios® V
- Yn darparu gwybodaeth am feincnodau perfformiad prosesydd Nios V, pensaernïaeth prosesydd, y model rhaglennu, a'r gweithrediad craidd (Canllaw Defnyddiwr Intel Quartus Prime Standard Edition).
Llawlyfr Datblygwr Meddalwedd Prosesydd Nios® V
- Yn disgrifio amgylchedd datblygu meddalwedd prosesydd Nios® V, yr offer sydd ar gael, a'r broses i adeiladu meddalwedd i redeg ar brosesydd Nios® V (Canllaw Defnyddiwr Intel Quartus Prime Standard Edition).
Prosesydd Nios® V Nodiadau Rhyddhau IP Intel® FPGA 8
Dogfennau / Adnoddau
 |
Intel Nios V Prosesydd Meddalwedd IP FPGA Intel [pdfCanllaw Defnyddiwr Prosesydd Nios V Meddalwedd IP Intel FPGA, Prosesydd Meddalwedd IP Intel FPGA, Meddalwedd IP FPGA, Meddalwedd IP, Meddalwedd |
 |
Intel Nios V Prosesydd Intel FPGA IP [pdfCanllaw Defnyddiwr Prosesydd Nios V Intel FPGA IP, Prosesydd Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
