Microsemi DG0852 PolarFire FPGA Tymheredd a Chyfroltage Synhwyrydd

Gwybodaeth am y Cynnyrch: Canllaw Demo DG0852 PolarFire FPGA
Tymheredd a Chyftage Synhwyrydd

Mae Canllaw Demo DG0852 PolarFire FPGA Tymheredd a Chyfroltage Synhwyrydd yn gynnyrch a gynlluniwyd i fesur tymheredd a chyfainttage. Gweithgynhyrchir y cynnyrch gan Microsemi, sydd â'i bencadlys yn Aliso Viejo, California, UDA.

Gofynion Dylunio

Er mwyn i'r cynnyrch weithio'n ddigonol, mae'r gofynion dylunio yn cynnwys defnyddio Tymheredd a Chyfrol PolarFire FPGAtage Synhwyrydd, sef FPGA cost-effeithiol sy'n cymryd llawer o ynni.

Rhagofynion

I ddefnyddio Canllaw Demo DG0852 PolarFire FPGA Tymheredd a Chyfroltage Synhwyrydd, mae angen i chi gael system sy'n cefnogi meddalwedd Llif Dylunio Libero, sy'n gyfrifol am weithredu'r dyluniad a'r llif efelychu.

Dylunio Demo

Mae'r dyluniad demo yn cynnwys gweithredu tymheredd a chyftage system fesur gan ddefnyddio'r PolarFire FPGA Tymheredd a Chyfroltage Synhwyrydd.

Gweithredu'r Dyluniad

Mae'r broses weithredu yn cynnwys y camau canlynol:

• Syntheseiddio - mae'r cam hwn yn golygu trosi'r gofynion dylunio i fformat HDL y gall y FPGA ei ddeall.
• Lle a Llwybr - mae'r cam hwn yn cynnwys gosod y cylchedau wedi'u syntheseiddio ar y sglodion a llwybro rhyng-gysylltiadau.
• Gwirio Amseru - mae'r cam hwn yn gwirio a yw cyfyngiadau amseru'r dyluniad yn cael eu bodloni.
• Cynhyrchu Data Arae FPGA - mae'r cam hwn yn cynhyrchu'r data a fydd yn cael ei lwytho i'r FPGA.
• Cynhyrchu Bitstream - mae'r cam hwn yn cynhyrchu'r llif did a fydd yn cael ei lawrlwytho i'r ddyfais FPGA darged.
• Rhedeg PROGRAM Action - mae'r cam hwn yn rhaglennu'r ddyfais gyda'r llif didau.

Llif Efelychu

Mae'r llif efelychiad yn cynnwys efelychu'r dyluniad i sicrhau ei fod yn bodloni'r gofynion dylunio.

• Efelychu'r Dyluniad - mae'r cam hwn yn cynnwys efelychu'r dyluniad gan ddefnyddio meddalwedd Libero Design Flow i sicrhau ei fod yn bodloni'r gofynion dylunio.

Cyfarwyddiadau Defnydd Cynnyrch

I ddefnyddio'r Canllaw Demo DG0852 PolarFire FPGA Tymheredd a
Cyftage Synhwyrydd, dilynwch y camau hyn:

1. Sicrhewch fod eich system yn cefnogi meddalwedd Libero Design Flow.
2. Lawrlwythwch a gosodwch feddalwedd Libero Design Flow o Microsemi's websafle.
3. Dilynwch y camau gweithredu dylunio a amlinellir yn y llawlyfr defnyddiwr i weithredu eich tymheredd a chyftage system fesur.
4. Efelychu'r dyluniad gan ddefnyddio meddalwedd Libero Design Flow i sicrhau ei fod yn bodloni'r gofynion dylunio.
5. Rhaglennwch y ddyfais gyda'r llif did gan ddefnyddio'r cam Gweithredu Run PROGRAM a amlinellir yn y llawlyfr defnyddiwr.
6. Cysylltwch eich tymheredd a chyfroltage synwyryddion i'r PolarFire
   FPGA Tymheredd a Chyfroltage Synhwyrydd i ddechrau mesur tymheredd a chyfroltage.

Am ragor o gymorth neu ymholiadau cynnyrch, cysylltwch â thimau gwerthu neu gymorth cwsmeriaid Microsemi dros y ffôn neu e-bost, fel y darperir yn y llawlyfr defnyddiwr.

Pencadlys Microsemi
Un Fenter, Aliso Viejo,
CA 92656 UDA
O fewn UDA: +1 800-713-4113
Y tu allan i UDA: +1 949-380-6100 Gwerthiant: +1 949-380-6136
Ffacs: +1 949-215-4996
E-bost: sales.support@microsemi.com www.microsemi.com
©2021 Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. Cedwir pob hawl. Mae Microsemi a logo Microsemi yn nodau masnach cofrestredig Microsemi Corporation. Mae'r holl nodau masnach a nodau gwasanaeth eraill yn eiddo i'w perchnogion priodol.
Nid yw Microsemi yn gwneud unrhyw warant, cynrychiolaeth na gwarant ynghylch y wybodaeth a gynhwysir yma nac addasrwydd ei gynhyrchion a'i wasanaethau at unrhyw ddiben penodol, ac nid yw Microsemi ychwaith yn cymryd unrhyw atebolrwydd o gwbl sy'n deillio o gymhwyso neu ddefnyddio unrhyw gynnyrch neu gylched. Mae'r cynhyrchion a werthir isod ac unrhyw gynhyrchion eraill a werthwyd gan Microsemi wedi bod yn destun profion cyfyngedig ac ni ddylid eu defnyddio ar y cyd ag offer neu gymwysiadau sy'n hanfodol i genhadaeth. Credir bod unrhyw fanylebau perfformiad yn ddibynadwy ond nid ydynt wedi'u gwirio, a rhaid i'r Prynwr gynnal a chwblhau'r holl berfformiad a phrofion eraill o'r cynhyrchion, ar eu pen eu hunain ac ynghyd ag unrhyw gynhyrchion terfynol, neu wedi'u gosod ynddynt. Ni fydd y prynwr yn dibynnu ar unrhyw ddata a manylebau perfformiad neu baramedrau a ddarperir gan Microsemi. Cyfrifoldeb y Prynwr yw pennu addasrwydd unrhyw gynhyrchion yn annibynnol a phrofi a gwirio'r un peth. Darperir y wybodaeth a ddarperir gan Microsemi isod “fel y mae, ble mae” a chyda phob nam, ac mae'r holl risg sy'n gysylltiedig â gwybodaeth o'r fath yn gyfan gwbl gyda'r Prynwr. Nid yw Microsemi yn rhoi, yn benodol nac yn ymhlyg, i unrhyw barti unrhyw hawliau patent, trwyddedau, nac unrhyw hawliau eiddo deallusol eraill, boed hynny mewn perthynas â gwybodaeth o'r fath ei hun neu unrhyw beth a ddisgrifir gan wybodaeth o'r fath. Mae'r wybodaeth a ddarperir yn y ddogfen hon yn berchnogol i Microsemi, ac mae Microsemi yn cadw'r hawl i wneud unrhyw newidiadau i'r wybodaeth yn y ddogfen hon neu i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd.

Am Microsemi
Mae Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. (Nasdaq: MCHP), yn cynnig portffolio cynhwysfawr o atebion lled-ddargludyddion a systemau ar gyfer awyrofod ac amddiffyn, cyfathrebu, canolfan ddata a marchnadoedd diwydiannol. Ymhlith y cynhyrchion mae cylchedau integredig signal cymysg analog perfformiad uchel ac wedi'u caledu gan ymbelydredd, FPGAs, SoCs ac ASICs; cynhyrchion rheoli pŵer; dyfeisiau amseru a chydamseru a datrysiadau amser manwl gywir, gan osod safon y byd ar gyfer amser; dyfeisiau prosesu llais; atebion RF; cydrannau arwahanol; datrysiadau storio a chyfathrebu menter, technolegau diogelwch a gwrth-t graddadwyamper cynnyrch; Atebion Ethernet; ICs pŵer-dros-Ethernet a midspans; yn ogystal â galluoedd a gwasanaethau dylunio personol. Dysgwch fwy yn www.microsemi.com.

Hanes Adolygu

Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad diweddaraf.

Adolygiad 3.0
Mae'r canlynol yn grynodeb o'r newidiadau a wnaed yn yr adolygiad hwn.

• Ychwanegwyd Atodiad 2: Rhedeg y Sgript TCL, tudalen 15.
• Ffigur 2, tudalen 4 wedi'i ddiweddaru.
• Ffigur 3, tudalen 5 wedi'i ddiweddaru.

Adolygiad 2.0
Mae'r canlynol yn grynodeb o'r newidiadau a wnaed yn yr adolygiad hwn.

• Diweddaru'r ddogfen ar gyfer Libero SoC v12.2.
• Wedi dileu'r cyfeiriadau at rifau fersiwn Libero.

Adolygiad 1.0
Cyhoeddiad cyntaf y ddogfen hon.

Tymheredd FPGA PolarFire a Chyfroltage Synhwyrydd

Mae pob dyfais PolarFire yn cynnwys Tymheredd a Chyfroltage Synhwyrydd (TVS). Mae TVS yn adrodd tymheredd marw a chyftage rheiliau cyflenwi dyfeisiau ar ffurf ddigidol i ffabrig FPGA.
Gweithredir TVS gan ddefnyddio ADC 4-sianel a rhoddir gwybodaeth y sianel fel a ganlyn:

• Sianel 0 – 1 V cyftage cyflenwad
• Sianel 1 – 1.8 V cyftage cyflenwad
• Sianel 2 – 2.5 V cyftage cyflenwad
• Sianel 3 – Tymheredd marw

Mae'r TVS yn allbynnu gwerth wedi'i amgodio 16-did sy'n cynrychioli cyftage neu dymheredd, a rhif sianel cyfatebol. Mae'r tymheredd a chyftagTrosir gwybodaeth yn dymheredd safonol a chyftage gwerthoedd. Am ragor o wybodaeth, gweler UG0753: Canllaw Defnyddiwr Diogelwch PolarFire FPGA.
Mae'r demo hwn yn tynnu sylw at nodwedd TVS y PolarFire gan ddefnyddio cymhwysiad sy'n seiliedig ar UART (GUI). Mae'r dyluniad demo yn pwmpio'r data o sianeli TVS i UART yn barhaus, sy'n cael ei arddangos ar y GUI. Mae'r dyluniad demo hwn hefyd yn dangos sut i efelychu nodwedd TVS y ddyfais PolarFire.
Gellir rhaglennu'r dyluniad demo gan ddefnyddio unrhyw un o'r opsiynau canlynol:

• Defnyddio'r swydd file: I raglennu'r ddyfais gan ddefnyddio'r swydd file wedi'i ddarparu ynghyd â'r dyluniad files, gweler Atodiad 1: Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express, tudalen 12.
• Defnyddio Libero SoC: I raglennu'r ddyfais gan ddefnyddio Libero SoC, gweler Libero Design Flow, tudalen 8. Defnyddiwch yr opsiwn hwn pan fydd y dyluniad demo yn cael ei addasu.

Gofynion Dylunio
Mae'r tabl canlynol yn rhestru'r gofynion caledwedd a meddalwedd ar gyfer y dyluniad demo hwn.

Nodyn: Mae lluniau Libero SmartDesign a sgrin ffurfweddu a ddangosir yn y canllaw hwn at ddibenion darlunio yn unig. Agorwch ddyluniad Libero i weld y diweddariadau diweddaraf.

Rhagofynion
Cyn i chi ddechrau:

1. Ar gyfer dylunio demo files cyswllt lawrlwytho:
   http://soc.microsemi.com/download/rsc/?f=mpf_dg0852_df
2. Dadlwythwch a gosod Libero SoC (fel y nodir yn y websafle ar gyfer y dyluniad hwn) ar y cyfrifiadur gwesteiwr o'r lleoliad canlynol:
   https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
   Mae'r fersiynau diweddaraf o yrwyr ModelSim, Synplify Pro, a FTDI wedi'u cynnwys ym mhecyn gosod Libero SoC.

Dylunio Demo
Dangosir y diagram bloc lefel uchaf o ddyluniad TVS yn y ffigur canlynol. Mae pob un o'r pedair sianel o TVS wedi'u galluogi yn y dyluniad i fonitro'r tymheredd marw a chyfroltage rheiliau. Mae'r rhesymeg Ffabrig yn dal allbwn sianeli TVS ac yn anfon at UART IF trwy CoreUART IP.

Mae'r GUI yn derbyn gwerthoedd a datgodiadau TVS doeth fel y disgrifir i'w harddangos:
Tymheredd marw:
Cynrychiolir gwerth allbwn 16-did sianeli tymheredd yn Kelvin a gellir ei ddadgodio fel y rhestrir yn y tabl canlynol. Am gynampLe, mae gwerth allbwn y sianel tymheredd o 0x133B yn awgrymu 307.56 Kelvin.

Cyftage:
Mae'r data sy'n bresennol ar yr allbynnau VALUE a CHANNEL yn ddilys dim ond pan fydd yr allbwn VALID wedi'i haeru. Pan fydd sianel wedi'i hanalluogi trwy ddesio'r mewnbwn galluogi sianel cyfatebol, yna nid yw'r data sianel sy'n bresennol ar yr allbynnau yn ddilys hyd yn oed os yw'r allbwn VALID yn cael ei haeru. Y cyftage sianeli Cynrychiolir gwerth allbwn 16-did mewn milifoltiau (mV) a gellir ei ddadgodio fel y rhestrir yn y tabl canlynol. Am gynample, y cyftagMae gwerth allbwn sianeli e 0x385E yn awgrymu 1803.75 mV.

Gweithredu'r Dyluniad
Mae'r ffigur canlynol yn dangos gweithrediad dyluniad meddalwedd Libero SoC o ddyluniad demo TVS.
Ffigur 2 • Dyluniad Demo Teledu

Mae'r dyluniad lefel uchaf yn cynnwys y cydrannau canlynol:

• TVS_IP_0 Macro
• Craidd_UART_0
• Rhesymeg TVS_to_UART_0
• cloc_gen_0
• INIT_MONITOR_0 a PF_RESET_0

TVS_IP_0 Macro
Mae'r ffigur canlynol yn dangos ffurfweddydd rhyngwyneb TVS.Mae'r GUI yn dangos y tymheredd marw mewn gradd Celsius trwy drosi gwerthoedd Kelvin. Gwerth Celsius = gwerth Kelvin – 273.15

TVS_i_UART_0
Mae rhesymeg TVS i UART yn dal y Tymheredd a Chyfroltage gwerthoedd o'r macro TVS ac yn anfon y data i Core_UART_0.

cloc_gen_0
Mae CSC wedi'i ffurfweddu i gynhyrchu'r cloc 100 MHz.

Llif Efelychu
Mae model efelychu TVS yn diweddaru allbynnau'r macro TVS yn seiliedig ar ddarllen y cyfarwyddiadau a roddir yn y .mem file neu .txt file. Mae'r file rhaid trosglwyddo'r enw i'r model efelychu er mwyn i allbynnau TVS toglo. Y paramedr a ddefnyddir i storio'r .mem file gelwir yr enw “TVS_MEMFILE”. Ychwanegwch y gorchymyn vsim canlynol i basio'r file enw. -gTVS_MEMFILE=”PATH_TO_FILE_RELATIVE_TO_SIMULATION_FOLDER"

MEM File Fformat
Mae fformat canlynol y file mewn hecs:

Yr .mem file yn cynnwys yr amser efelychu a ddilynir gan werthoedd digidol (16-did) y pedair sianel ADC ar yr adeg honno. Mae angen gwerth ar gyfer y sianel hyd yn oed os na chaiff ei defnyddio. Gall y gwerth fod yn 0. Mae'r efelychiad yn dechrau gyda holl allbynnau'r sianel yn 0. Gellir ailadrodd y patrwm sawl gwaith yn y .mem file i adlewyrchu nifer o werthoedd allbynnau'r sianel. Cynnwys y mem file yn gyfyngedig i 256 o linellau.

Efelychu'r Dyluniad
Mae prosiect Libero yn cynnwys mainc brawf i efelychu'r bloc TVS. Mae'r fainc brawf yn dal pob un o'r pedair gwerth sianel TVS gan ddefnyddio CoreUART IP. Mae'r gwerthoedd digidol ar gyfer y pedair sianel yn cael eu trosglwyddo drwy'r .mem file.

Gosodiadau Efelychu
I basio'r mem file ar gyfer efelychu, gwnewch y camau canlynol:

1. Agorwch osodiadau prosiect Libero SoC (Prosiect> Gosodiadau Prosiect).
2. Dewiswch orchmynion Vsim o dan yr opsiynau Efelychu. Rhowch- gTVS_MEMFILE=”tvs_values.mem” yn y maes Opsiynau Ychwanegol ac yna cliciwch Cadw.

Mae sample tvs_values.mem yn cael ei ddarparu yn y ffolder efelychu. Yr .mem file rhaid iddo fod ar gael mewn ffolder efelychu prosiect Libero. Mae'r tvs_values.mem file yn dal allbwn digidol 16-did y bloc TVS ar adegau gwahanol.

I efelychu'r dyluniad, gwnewch y camau canlynol:

1. Yn y tab Llif Dylunio, de-gliciwch Efelychu o dan Verify Pre-Synthesis Design ac yna dewiswch Open Interactive.
   Ffigur 5 • Llif Dylunio - EfelychuPan fydd efelychiad wedi'i gwblhau, mae'r ffenestr Wave yn ymddangos fel y dangosir yn y ffigur canlynol. Gan fod pob un o'r pedair sianel wedi'u galluogi, mae cylched TVS yn allbynnu gwerth y pedair sianel ar adeg benodol ar yr allbwn GWERTH ynghyd â rhif y sianel ar allbwn SIANEL. Mae'r data sy'n bresennol ar allbynnau GWERTH a SIANEL yn ddilys dim ond pan fydd yr allbwn VALID wedi'i haeru. Sylwch ar y canlynol o ganlyniadau'r efelychiad:
   • Ar ôl i'r sianel gael ei galluogi ar gyfer trosi, mae'r bloc TVS yn cymryd 390 microseconds i gwblhau'r trosi.
   • Mae gan bob sianel oedi trosi o 410 microseconds.
   • Mae'r gyfradd trosi yn hafal i 1920 microseconds, sydd yr un fath â'r gyfradd trosi a osodwyd yn y cyflunydd TVS.
   • Mae bloc TVS yn cynhyrchu'r gwerthoedd allbwn yn seiliedig ar y gwerthoedd a roddir yn y tvs_values.mem file.
     
2. Cau ModelSim Pro ME a'r prosiect Libero.

Llif Dylunio Libero

Mae'r bennod hon yn disgrifio llif dylunio Libero y dyluniad demo. Mae llif dylunio Libero yn cynnwys y camau canlynol:

• Syntheseiddio
• Lle a llwybr
• Gwirio Amseru
• Cynhyrchu Bitstream
• Rhedeg Gweithredu RHAGLEN
  Mae'r ffigur canlynol yn dangos yr opsiynau hyn yn y tab Llif Dyluniad.

Ffigur 7 • Opsiynau Llif Dyluniad LiberoSyntheseiddio
I syntheseiddio'r dyluniad, gwnewch y camau canlynol:

1. O'r ffenestr Design Llif, cliciwch ddwywaith Synthesize.
   Pan fydd y synthesis yn llwyddiannus, mae marc tic gwyrdd yn ymddangos fel y dangosir yn Ffigur 7, tudalen 8.
2. De-gliciwch Synthesize a dewis View Adrodd i view yr adroddiad synthesis a'r log files yn y tab Adroddiadau.

Lle a Llwybr

1. O'r ffenestr Design Llif, cliciwch ddwywaith ar Place and Route.
   Pan fydd lleoliad a llwybr yn llwyddiannus, mae marc tic gwyrdd yn ymddangos fel y dangosir yn Ffigur 7, tudalen 8.
2. De-gliciwch Place and Route a dewis View Adrodd i view yr adroddiad a'r log lle a llwybr files yn y tab Adroddiadau.

Defnyddio Adnoddau
Mae'r tabl canlynol yn rhestru'r defnydd o adnoddau o'r dyluniad ar ôl lle a llwybr. Gall y gwerthoedd hyn amrywio ychydig ar gyfer rhediadau, gosodiadau a gwerthoedd hadau Libero gwahanol.

Gwirio Amseru
I wirio amseriad, dilynwch y camau canlynol:

1. O'r ffenestr Design Llif, cliciwch ddwywaith ar Wirio Amseru.
2. Pan fydd y dyluniad yn bodloni’r gofynion amseru’n llwyddiannus, mae marc tic gwyrdd yn ymddangos fel y dangosir yn Ffigur 7, tudalen 8.
3. De-gliciwch Verify Timeing a dewis View Adrodd i view yr adroddiad amseru a'r log dilysu files yn y tab Adroddiadau.

Cynhyrchu Data Arae FPGA
I gynhyrchu data arae FPGA, cliciwch ddwywaith Cynhyrchu Data Arae FPGA o'r ffenestr Llif Dylunio.
Dangosir marc tic gwyrdd ar ôl cynhyrchu data arae FPGA yn llwyddiannus fel y dangosir yn Ffigur 7, tudalen 8.

Cynhyrchu Bitstream
I gynhyrchu'r llif did, dilynwch y camau canlynol:

1. Cliciwch ddwywaith ar Generate Bitstream o'r tab Design Llif.
   Pan fydd y ffrwd did yn cael ei chynhyrchu’n llwyddiannus, mae marc tic gwyrdd yn ymddangos fel y dangosir yn Ffigur 7, tudalen 8.
2. De-gliciwch Generate Bitstream a dewis View Adrodd i view y log cyfatebol file yn y tab Adroddiadau.

Rhedeg Gweithredu RHAGLEN
Ar ôl cynhyrchu'r llif didau, rhaid rhaglennu'r ddyfais PolarFire. I raglennu'r ddyfais PolarFire, dilynwch y camau canlynol:

1. Sicrhewch fod y Gosodiadau Siwmper canlynol wedi'u gosod ar y bwrdd.
2. Cysylltwch y cebl cyflenwad pŵer â'r cysylltydd J9 ar y bwrdd.
3. Cysylltwch y cebl USB o'r PC Host i J5 (porthladd FTDI) ar y bwrdd.
4.  Pŵer ar y bwrdd gan ddefnyddio switsh sleidiau SW3.
5. Cliciwch ddwywaith ar Run PROGRAM Action o'r tab Libero > Design Llif.
   Pan fydd y ddyfais wedi'i rhaglennu'n llwyddiannus, mae marc tic gwyrdd yn ymddangos fel y dangosir Ffigur 7, tudalen 8.

Rhedeg y Demo

Mae'r bennod hon yn disgrifio sut i osod a defnyddio'r Rhyngwyneb Defnyddiwr Graffig (GUI) i redeg y demo TVS. Mae cymhwysiad demo PolarFire TVS yn GUI syml sy'n rhedeg ar y cyfrifiadur gwesteiwr i gyfathrebu â'r Dyfais PolarFire.
I osod y GUI, perfformiwch y camau canlynol:

1. Echdynnu cynnwys y mpf_dg0852_df.rar file. O'r ffolder mpf_dg0852_df\GUI\TVS_Monitor_GUI_Installer, cliciwch ddwywaith ar y setup.exe file.
2. Dilynwch y cyfarwyddiadau a ddangosir ar y dewin gosod.
   Ar ôl gosodiad llwyddiannus, mae TVS_Monitor_GUI yn ymddangos ar ddewislen Start y bwrdd gwaith PC gwesteiwr.

I redeg y demo TVS, dilynwch y camau canlynol:

1. O'r ddewislen Start, cliciwch TVS_Monitor_GUI i lansio'r cais. Sicrhewch fod y bwrdd wedi'i gysylltu a bod Ffolder Log briodol yn cael ei ddewis.
2. Cliciwch Connect. Ar gysylltiad llwyddiannus, mae'r GUI yn dangos y tymheredd a chyfroltage gwerthoedd. Log file yn cael ei greu gydag amser stamp yn y file enw yn y lleoliad Ffolder Log.
   Yn ddiofyn, mae Ffolder Log yn pwyntio at y 'CymorthFiles 'ffolder yn y cyfeiriadur gosod. Gall defnyddiwr addasu lleoliad y Ffolder Log cyn cysylltu â'r bwrdd.
   Nodyn: Sicrhewch nad yw'r Ffolder Log yn lleoliad cyfyngedig system. Yn yr achos hwn, mae'n ofynnol i'r defnyddiwr lansio'r GUI gyda breintiau gweinyddol (cliciwch ar y dde a rhedeg fel gweinyddwr).
3. Mae Terfyn Uchaf, Terfyn Isaf, a'r amrywiad lleiaf i'w logio ar gyfer pob un o'r sianeli yn ffurfweddadwy yn y setup.ini file. Mae gwerthoedd sianel wedi'u mewngofnodi yn y log file os oes amrywiad sy'n fwy na'r gwerthoedd 'min var' penodedig yn y setup.ini file.
   Mae'r ffigur canlynol yn dangos y tymheredd safonol a chyfroltage gwerthoedd sianel 0 (1.05 V). Mae'r plot yn cyfateb i werthoedd Channel 0. Yn yr un modd, dewiswch y sianeli eraill a view eu gwerthoedd a'u plotiau cyfatebol.
   Ffigur 8 • Dewis Porthladd COM a Chysylltu - Sianel 0 Nodyn: Mae'r GUI yn diweddaru gwerthoedd sianel TVS gyda'r oedi a gofnodwyd yn y maes Oedi (ms).

Atodiad 1: Rhaglennu'r Dyfais gan Ddefnyddio FlashPro Express

Mae'r adran hon yn disgrifio sut i raglennu'r ddyfais PolarFire gyda'r rhaglennu .job file gan ddefnyddio FlashPro Express. Mae'r .job file ar gael yn y dyluniad canlynol files lleoliad ffolder:
mpf_dg0852_df\Rhaglenu_Swydd
I raglennu'r ddyfais, gwnewch y camau canlynol:

1. Sicrhewch fod gosodiadau’r siwmper ar y bwrdd yr un fath â’r rhai a restrir yn Nhabl 5, tudalen 10.
   Nodyn: Rhaid diffodd y switsh cyflenwad pŵer wrth wneud y cysylltiadau siwmper. v
2. Cysylltwch y cebl cyflenwad pŵer â'r cysylltydd J9 ar y bwrdd.
3. Cysylltwch y cebl USB o'r PC Host i'r porthladd J5 (FTDI) ar y bwrdd.
4. Pŵer ar y bwrdd gan ddefnyddio switsh sleidiau SW3.
5. Ar y cyfrifiadur gwesteiwr, lansiwch feddalwedd FlashPro Express.
6. Cliciwch Newydd neu dewiswch Prosiect Swydd Newydd o FlashPro Express Job o ddewislen Prosiect i greu prosiect swydd newydd, fel y dangosir yn y ffigur canlynol.
7. Rhowch y canlynol yn y Prosiect Swydd Newydd o flwch deialog FlashPro Express Job:
   • Swydd rhaglennu file: Cliciwch Pori, llywiwch i'r lleoliad lle mae'r .job file wedi ei leoli, a dewiswch y file. Y lleoliad diofyn yw: \mpf_dg0852_df\Rhaglenu_Swydd.
   • Lleoliad prosiect swydd FlashPro Express: Cliciwch Pori a llywio i'r lleoliad lle rydych chi am achub y prosiect.
     Ffigur 10 • Prosiect Swyddi Newydd o FlashPro Express Job
8. Cliciwch OK. Y rhaglennu gofynnol file wedi'i ddewis ac yn barod i'w raglennu yn y ddyfais.
9. Mae ffenestr FlashPro Express yn ymddangos fel y dangosir yn y ffigur canlynol. Cadarnhewch fod rhif rhaglennydd yn ymddangos yn y maes Rhaglennydd. Os nad ydyw, cadarnhewch y cysylltiadau bwrdd a chliciwch ar Adnewyddu/Ailsganio Rhaglenwyr.
   Ffigur 11 • Rhaglennu'r Dyfais
10. Cliciwch RUN i raglennu'r ddyfais. Pan fydd y ddyfais wedi'i rhaglennu'n llwyddiannus, dangosir statws RUN PASSED fel y dangosir yn y ffigur canlynol. Gweler Rhedeg y Demo, tudalen 11 i redeg y demo TVS.
11. Caewch FlashPro Express neu yn y tab Prosiect, cliciwch Ymadael.

Atodiad 2: Rhedeg y Sgript TCL

Darperir sgriptiau TCL yn y dyluniad files ffolder o dan cyfeiriadur TCL_Scripts. Os oes angen, gellir atgynhyrchu'r llif dylunio o'r Cynllun Gweithredu hyd at greu swyddi file.
I redeg y TCL, dilynwch y camau isod:

1. Lansio meddalwedd Libero
2. Dewiswch Prosiect > Cyflawni Sgript….
3. Cliciwch Pori a dewiswch script.tcl o'r cyfeiriadur TCL_Scripts sydd wedi'i lawrlwytho.
4. Cliciwch Rhedeg.
   Ar ôl gweithredu sgript TCL yn llwyddiannus, caiff prosiect Libero ei greu o fewn cyfeiriadur TCL_Scripts.
   Am ragor o wybodaeth am sgriptiau TCL, cyfeiriwch at mpf_dg0852_df/TCL_Scripts/readme.txt.
   Cyfeiriwch at Ganllaw Cyfeirio Gorchymyn TCL Libero® SoC am ragor o fanylion am orchmynion TCL. Cysylltwch â Chymorth Technegol ar gyfer unrhyw ymholiadau a gafwyd wrth redeg y sgript TCL

Dogfennau / Adnoddau

Microsemi DG0852 PolarFire FPGA Tymheredd a Chyfroltage Synhwyrydd [pdfCanllaw Defnyddiwr DG0852 PolarFire FPGA Tymheredd a Chyfroltage Synhwyrydd, DG0852, PolarFire FPGA Tymheredd a Cyftage Synhwyrydd, PolarFire FPGA, Tymheredd a Chyfroltage Synhwyrydd, Voltage Synhwyrydd, Synhwyrydd

Cyfeiriadau

• Llawlyfr Defnyddiwr