MICROCHIP Synopsys Synplify Pro ME

Manylebau

• Enw'r Cynnyrch: Synopsys Synplify
• Math o Gynnyrch: Offeryn Synthesis Rhesymeg
• Dyfeisiau â Chymorth: FPGA a CPLD
• Ieithoedd â Chymorth: Verilog a VHDL
• Nodweddion Ychwanegol: fforiwr PYDd, PYDd viewer, Ail-amseru Cofrestr, trosi cloc Gated

Cyfarwyddiadau Defnydd Cynnyrch

Drosoddview
Offeryn synthesis rhesymeg yw Synopsys Synplify sydd wedi'i gynllunio ar gyfer dyfeisiau FPGA a CPLD. Mae'n derbyn mewnbwn lefel uchel mewn ieithoedd Verilog a VHDL ac yn trosi dyluniadau yn rhestrau rhwydi bach a pherfformiad uchel

Mewnbwn Dylunio
Ysgrifennwch eich dyluniad yn Verilog neu VHDL gan ddefnyddio cystrawen o safon diwydiant.

Proses Synthesis
Defnyddiwch Synplify neu Synplify Pro i redeg y broses synthesis ar eich dyluniad. Bydd yr offeryn yn gwneud y gorau o'r dyluniad ar gyfer y ddyfais targed FPGA neu CPLD.

Dilysu Allbwn
Ar ôl synthesis, mae'r offeryn yn cynhyrchu rhestrau rhwydi VHDL a Verilog.
Gallwch efelychu'r rhestrau rhwyd ​​hyn i wirio ymarferoldeb eich dyluniad.

FAQ

Beth mae Synplify yn ei wneud?
Mae Synplify a Synplify Pro yn offer synthesis rhesymeg ar gyfer dyfeisiau FPGA a CPLD. Mae Synplify Pro yn cynnig nodweddion uwch ar gyfer rheoli ac optimeiddio FPGAs cymhleth.

Cyflwyniad i Synopsys Synplify (Gofyn Cwestiwn)

Mae'r ddogfen hon yn rhoi atebion i gwestiynau cyffredin (FAQs) sy'n ymwneud â'r offeryn Synopsys® Synplify®, a'i integreiddio ag Ystafell Ddylunio Libero® SoC Microchip. Mae'r ddogfen hon yn ymdrin â phynciau fel trwyddedu, negeseuon gwall ac optimeiddio synthesis. Bwriad y ddogfen hon yw helpu defnyddwyr i ddefnyddio Synplify yn effeithiol ar gyfer dyluniadau FPGA. Mae'n esbonio'r ieithoedd HDL a gefnogir, gofynion trwyddedu a sut i ddatrys problemau cyffredin. Yn ogystal, mae'r ddogfen yn mynd i'r afael ag ymholiadau penodol ynghylch casgliadau RAM, priodoleddau, cyfarwyddebau a thechnegau i wella maes dylunio ac ansawdd canlyniadau.

• Beth mae Synplify yn ei wneud? (Gofyn cwestiwn)
  Mae cynhyrchion Synplify a Synplify Pro yn offer synthesis rhesymeg ar gyfer Arae Gate Rhaglenadwy Maes (FPGA) a Dyfais Rhesymeg Rhaglenadwy Cymhleth (CPLD). Mae'r offeryn Synplify Pro yn fersiwn uwch o'r offeryn Synplify, gyda llawer o nodweddion ychwanegol ar gyfer rheoli ac optimeiddio FPGAs cymhleth. Rhai o'r nodweddion ychwanegol sydd ar gael yn Synplify Pro yw archwiliwr Peiriant Cyflwr Terfynol (FSM), PYDd viewer, Cofrestru ail-amseru a thrawsnewid cloc â gatiau.
  Mae'r offer hyn yn derbyn mewnbwn lefel uchel, wedi'i ysgrifennu mewn ieithoedd disgrifio caledwedd o safon diwydiant (Verilog a VHDL), ac yn defnyddio algorithmau Technoleg Synthesis Echdynnu Ymddygiad Synplicity (BEST). Maent yn trosi'r dyluniadau yn rhestrau rhwydi dylunio bach a pherfformiad uchel ar gyfer gwerthwyr technoleg poblogaidd. Mae'r offer yn ysgrifennu rhestrau rhwydi VHDL a Verilog ar ôl synthesis, y gellir eu hefelychu i wirio ymarferoldeb.
• Pa iaith HDL mae Synplify yn ei chefnogi? (Gofyn cwestiwn)
  Cefnogir Verilog 95, Verilog 2001, safon System Verilog IEEE® (P1800), VHDL 2008, a VHDL 93 yn Synplify. I gael gwybodaeth am wahanol strwythurau iaith, gweler Synplify Pro ar gyfer Llawlyfr Cyfeirio Cymorth Iaith Microsglodyn.
• A fydd Synplify yn derbyn amrantiadau llaw o facros Microsglodyn? (Gofyn cwestiwn)
  Ydy, mae Synplify yn cynnwys llyfrgelloedd macro adeiledig ar gyfer holl macros caled Microchip gan gynnwys adwyon rhesymeg, cownteri, fflip-fflops ac I/O. Gallwch chi gychwyn y macros hyn â llaw yn eich dyluniadau Verilog a VHDL, ac mae Synplify yn eu trosglwyddo i'r rhestr net allbwn.
• Sut mae Synplify yn gweithio gydag offer Microsglodyn? (Gofyn cwestiwn)
  Mae offeryn synthesis Synopsys Synplify Pro® Microchip Edition (ME) wedi'i integreiddio i Libero, sy'n eich galluogi i dargedu a gwneud y gorau o ddyluniad HDL ar gyfer unrhyw ddyfais Microsglodyn. Fel gyda phob offeryn Libero arall, gallwch chi lansio Synplify Pro ME yn uniongyrchol gan Reolwr Prosiect Libero.
  Synplify Pro ME yw'r cynnig safonol yn rhifynnau Libero. Mae Synplify Pro ME yn cael ei lansio trwy alw'r gweithredadwy penodol yn y Libero tool profile.

Gosodiad Lawrlwytho Trwyddedu (Gofyn Cwestiwn)

Mae'r adran hon yn ateb yr ymholiadau sy'n ymwneud â gweithdrefn gosod a lawrlwytho trwydded Synplify yn Libero.

1. Ble alla i lawrlwytho'r datganiad Synplify diweddaraf? (Gofyn cwestiwn)
   Mae Synplify yn rhan o lawrlwytho Libero a'r cyswllt gosod annibynnol yw Microchip Direct.
2. Pa fersiwn o Synplify sy'n cael ei ryddhau gyda'r Libero diweddaraf? (Gofyn cwestiwn)
   Am y rhestr o fersiynau Synplify a ryddhawyd gyda Libero, gweler Synplify Pro® ME.
3. Sut ydw i'n uwchraddio i'r fersiwn ddiweddaraf o Synplify a'i ddefnyddio yn y Libero
   Rheolwr Prosiect? (Gofyn cwestiwn)
   Lawrlwythwch a gosodwch y fersiwn diweddaraf o Synplify o'r Microsglodyn neu'r Synopsys websafle, a newid y gosodiadau synthesis yn yr offeryn Rheolwr Prosiect Libero profile o'r Prosiect Libero> Profiles bwydlen.
4. A oes angen trwydded ar wahân arnaf i redeg Synplify yn Libero? (Gofyn cwestiwn)
   Na, mae pob trwydded Libero ac eithrio'r drwydded Libero-Standalone yn cynnwys trwydded ar gyfer meddalwedd Synplify.
5. Ble a sut mae cael y drwydded ar gyfer Synplify? (Gofyn cwestiwn)
   I wneud cais am drwydded am ddim, gweler y Dudalen Drwyddedu a chliciwch ar y ddolen Trwyddedau Meddalwedd a System Gofrestru. Rhowch y wybodaeth ofynnol, gan gynnwys ID cyfaint eich gyriant C. Gwnewch yn siŵr eich bod chi'n gwneud cais gyda'ch gyriant C, hyd yn oed os nad dyna'r gyriant rydych chi'n bwriadu gosod y meddalwedd arno. Am drwyddedau taledig, cysylltwch â'r Swyddfa Gwerthu Microsglodion leol.
6. Pam na allaf redeg Synplify yn y modd swp? Pa drwydded sydd ei hangen arni? (Gofyn cwestiwn)
   O'r gorchymyn yn brydlon, ewch i'r cyfeiriadur lle mae'r prosiect files wedi'u lleoli a math y canlynol.
   • Ar gyfer Libero IDE: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
   • Ar gyfer Libero SoC: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
     Nodyn: Rhaid bod gennych drwydded arian i redeg Synplify yn y modd swp. Cynhyrchwch eich trwydded arian am ddim yn y porth Microsglodyn.

Pam nad yw fy nhrwydded Synplify yn gweithio? (Gofyn cwestiwn)

Mae'r camau i wirio gweithrediad y drwydded fel a ganlyn:

1. Gwiriwch a yw'r drwydded wedi dod i ben.
2. Gwiriwch a yw'r LM_LICENSE_FILE wedi'i osod yn gywir fel newidyn amgylchedd defnyddiwr windows, sy'n pwyntio at leoliad y Libero License.dat file.
3. Gwiriwch a yw'r offeryn Libero IDE profile wedi'i osod i Synplify Pro ac mae nodwedd trwydded Synplify wedi'i galluogi yn eich trwydded file.
4. Chwiliwch am y llinell nodwedd “synplifypro_actel” yn y license.dat file:
   INCREMENT synplifypro_actel snpslmd 2016.09 21-nov-2017 uncounted \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
   HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. 5. Ar ôl lleoli'r llinell nodwedd, gwnewch yn siŵr bod y HostID yn gywir ar gyfer y cyfrifiadur rydych chi'n ei ddefnyddio.

A allaf ddefnyddio'r drwydded Synplify a gafwyd gan Microsglodyn (Gofyn Cwestiwn)
Na, os cawsoch drwydded Synplify gan Microchip, byddwch ond yn gallu rhedeg Synplify ME.

• A yw offeryn Synthesis Pro Synthesis yn cael ei gefnogi yn holl drwyddedau Libero? (Gofyn cwestiwn)
  Nid yw teclyn Synthesis Synthesis Pro yn cael ei gefnogi ym mhob math o Drwydded. I gael rhagor o wybodaeth am drwyddedu, gweler y Dudalen Drwyddedu.

Negeseuon Rhybuddion/Gwall (Gofyn Cwestiwn)

Mae'r adran hon yn darparu gwybodaeth am wahanol negeseuon gwall sy'n ymddangos yn ystod y weithdrefn osod.

1. Rhybudd: Nid yw'r endid uchaf wedi'i osod eto! (Gofyn cwestiwn)
   Mae'r neges rhybuddio hon yn golygu na allai Synplify nodi'r endid uchaf yn eich dyluniad, oherwydd cymhlethdod y dyluniad. Mae angen i chi nodi'r enw endid uchaf â llaw yn opsiynau gweithredu Synplify. Mae'r ffigwr canlynol yn dangos cynample. Ffigur 2-1. Example I Nodi Enw'r Endid Uchaf
   
2. Rhybuddion ar Gofrestr Tocio (Gofyn Cwestiwn) Mae Synplify yn gwneud y gorau o'r dyluniad trwy docio cofrestri, rhwydi neu flociau dyblyg, nas defnyddiwyd. Gallwch reoli faint o optimeiddio ceir â llaw trwy gymhwyso'r cyfarwyddebau canlynol:
   • *syn_keep - yn sicrhau os cedwir gwifren yn ystod synthesis a het nad oes unrhyw optimeiddio ar draws y wifren. Defnyddir y gyfarwyddeb hon fel arfer i dorri ar optimeiddiadau diangen ac i sicrhau atgynhyrchiadau a grëir â llaw. Mae'n gweithio ar rwydi a rhesymeg gyfuniadol yn unig.
   • *syn_preserve - yn sicrhau nad yw cofrestrau'n cael eu hoptimeiddio.
   • *syn_noprune—sicrhau nad yw blwch du yn cael ei optimeiddio i ffwrdd pan nad yw ei allbynnau'n cael eu defnyddio (hynny yw, pan nad yw ei allbynnau yn gyrru unrhyw resymeg).
   I gael rhagor o wybodaeth am reoli optimeiddio a dogfennau Synplify, gweler Synplify Pro ar gyfer Canllaw Defnyddiwr Microsglodyn.
3. @W: FP101 | Mae gan y dyluniad wyth byffer byd-eang ar unwaith ond dim ond chwech a ganiateir (Gofyn Cwestiwn) @W: FP103 - Gall defnyddiwr ddefnyddio byfferau syn_global_ i gynyddu'r byfferau cloc byd-eang a ganiateir i uchafswm o 18.
   Mae'r rhybuddion yn cael eu creu oherwydd bod Synplify wedi nodi mwy na chwe macro byd-eang ar unwaith yn y dyluniad. Mae uchafswm rhagosodedig y rhwydi byd-eang a ganiateir yn Synplify wedi'i osod ar hyn o bryd i chwech.
   Felly pan fydd yr offeryn yn ceisio defnyddio mwy na chwech ar gyfer y dyluniad hwn, mae'n cynhyrchu gwall. Gallwch gynyddu'r terfyn rhagosodedig â llaw i wyth (hyd at 18 yn IGLOO/e, ProASIC3/E a Fusion, a hyd at wyth ac 16 yn dibynnu ar ddyfais SmartFusion 2 ac IGLOO 2) trwy ychwanegu priodoledd synthesis o'r enw syn_global_buffers.
   Am gynample:
   top modiwl (clk1, clk2, d1, d2, q1, q2, ailosod) /* synthesis syn_global_buffers = 8 */; ……neu bensaernïaeth bihave of top yw priodoledd syn_global_buffers : cyfanrif; priodoledd syn_global_buffers of bihafio : pensaernïaeth yw 8; ……
   Am ragor o wybodaeth, gweler Synplify Pro ar gyfer Canllaw Defnyddiwr Microsglodyn.
4. Gwall: Mae'r profile ar gyfer offeryn mae Synplify yn rhyngweithiol ac rydych yn rhedeg yn y modd swp: ni ellir defnyddio'r offeryn hwn (Gofyn Cwestiwn)
   Rhaid bod gennych drwydded arian i redeg Synplify yn y modd swp. Cysylltwch â'r cynrychiolydd gwerthu Microsglodion lleol i brynu trwydded arian. Rhaid i chi sicrhau bod y Libero Synthesis tool profile wedi'i ffurfweddu i lansio Synplify yn y modd swp, os ydych chi'n galw Synplify o'r tu mewn i Libero yn lle'n uniongyrchol o'r anogwr gorchymyn. Mae'r ffigur canlynol yn dangos sut i alw Synplify o'r tu mewn i Libero.
   Ffigur 2-2. Example i Invoke Synplify o O fewn Libero
   
5. @E: CG103: “C:\PATH\code.vhd”:12:13:12:13|Disgwyl mynegiant (Gofyn Cwestiwn)
   @E: CD488: “C:\PATH\code.vhd”:14:11:14:11—EOF mewn llinyn llythrennol
   Ni chaniateir sylw yn dilyn unrhyw beth heblaw hanner colon neu linell newydd yn VHDL. Mae dau gysylltiad yn nodi dechrau sylw, sy'n cael ei anwybyddu gan y casglwr VHDL. Gall sylw fod ar linell ar wahân neu ar ddiwedd y llinell. Mae'r gwall o ganlyniad i sylwadau mewn rhan arall o'r cod VHDL.
6. @E: Gwall Mewnol yn m_proasic.exe (Gofyn Cwestiwn)
   Nid yw hwn yn ymddygiad offeryn disgwyliedig. Am ragor o wybodaeth, cysylltwch â thîm cymorth Synopsys Synplify, neu dîm Cymorth Technegol Microsglodyn os nad oes gennych Gyfrif Cymorth Synopsys.
7. Pam mae fy mloc rhesymeg wedi diflannu ar ôl synthesis? (Gofyn Cwestiwn) Mae Synplify yn optimeiddio unrhyw floc rhesymeg nad oes ganddo unrhyw borth allbwn allanol.

Nodweddion/Cyfarwyddebau (Gofyn Cwestiwn)

Mae'r adran hon yn ateb yr ymholiadau sy'n ymwneud â phriodoleddau a chyfarwyddebau.

1. Sut mae diffodd defnydd byffer cloc awtomatig yn Synplify? (Gofyn cwestiwn)
   I ddiffodd byffro cloc awtomatig ar gyfer rhwydi neu borthladdoedd mewnbwn penodol, defnyddiwch y priodoledd syn_noclockbuf. Gosodwch y gwerth Boole i un neu wir i ddiffodd byffro cloc awtomatig.
   Gallwch atodi'r nodwedd hon i bensaernïaeth galed neu fodiwl na fydd ei hierarchaeth yn cael ei diddymu wrth optimeiddio porthladd, neu rwyd.
   I gael rhagor o wybodaeth am y defnydd o'r priodoledd, gweler y Synplify Pro for Microchip User Guide.
2. Pa briodwedd a ddefnyddir ar gyfer cadw cofrestrau? (Gofyn cwestiwn)
   defnyddir cyfarwyddeb syn_preserve ar gyfer cadw cofrestri. I gael rhagor o wybodaeth am y nodwedd hon, gweler y Synplify Pro ar gyfer Canllaw Defnyddiwr Microsglodyn.
3. A yw priodoledd syn_radhardlevel yn cefnogi teuluoedd IGLOO a Fusion? (Gofyn cwestiwn)
   Na, ni chefnogir priodoledd lefel syn_radhard mewn teuluoedd IGLOO® a Fusion.
4. Sut mae analluogi optimeiddio cyfresol yn Synplify? (Gofyn cwestiwn)
   Defnyddiwch gyfarwyddeb syn_preserve i analluogi optimeiddio cyfresol yn Synplify.
5. Sut alla i ychwanegu priodoledd yn Synplify? (Gofyn cwestiwn)

Perfformiwch y camau canlynol i ychwanegu priodoledd yn Synplify:

1. Lansio Synplify gan Reolwr Prosiect Libero.
2. Cliciwch ar File > Newydd > Cyfyngiadau Dylunio FPGA.
3. Cliciwch ar y tab Priodoleddau ar waelod y daenlen.
4. Cliciwch ddwywaith ar unrhyw un o'r celloedd priodoledd yn y daenlen. Dylech weld cwymplen gyda llawer o briodoleddau wedi'u rhestru. Dewiswch unrhyw un ohonynt, a llenwch y meysydd gofynnol yn unol â hynny, fel y dangosir yn y ffigur canlynol.
5. Achub y files a chau'r Golygydd Cwmpas ar ôl cwblhau'r dasg.

• Sut mae gosod byffer cloc yn fy nyluniad? (Gofyn cwestiwn)
  Defnyddiwch briodwedd syn_insert_buffer i fewnosod byffer cloc. Mae'r offeryn synthesis yn mewnosod byffer cloc yn unol â'r gwerthoedd gwerthwr-benodol a nodir gennych. Gellir cymhwyso'r briodoledd ar achosion.
  I gael rhagor o wybodaeth am y defnydd o'r priodoledd, gweler Canllaw Defnyddiwr Synplify Pro ar gyfer Microsglodion.
• Sut mae cynyddu nifer y byfferau cloc byd-eang a ddefnyddir yn fy nyluniad? (Gofyn cwestiwn)
  Defnyddiwch briodwedd syn_global_buffers yn y SCOPE i nodi nifer y byfferau byd-eang i'w defnyddio mewn dyluniad. Mae'n gyfanrif rhwng 0 a 18. Am ragor o wybodaeth am y nodwedd hon, gweler Canllaw Defnyddiwr Synplify Pro ar gyfer Microsglodion.
• A oes unrhyw ffordd i gadw fy rhesymeg os na chaiff y porthladdoedd allbwn eu defnyddio yn fy nyluniad? (Gofyn cwestiwn)
  Defnyddiwch briodwedd syn_noprune i gadw'r rhesymeg os na ddefnyddir y pyrth allbwn yn y dyluniad. Am gynample: modiwl syn_noprune (a, b, c, d, x, y); /* synthesis syn_noprune=1 */;
  I gael rhagor o wybodaeth am y nodwedd hon, gweler y Synplify Pro ar gyfer Canllaw Defnyddiwr Microsglodyn.
• Pam mae synthesis yn optimeiddio fy rhwyd ​​ffanout uchel i gloc byffer? (Gofyn cwestiwn)
  Defnyddiwch syn_maxfan i ddiystyru'r canllaw fanout rhagosodedig (byd-eang) ar gyfer porth mewnbwn unigol, rhwyd, neu allbwn cofrestr. Gosodwch y canllaw fanout rhagosodedig ar gyfer dyluniad trwy'r panel dyfais ar y blwch deialog Opsiynau Gweithredu, neu gyda'r gorchymyn set_option -fanout_limit yn y
  prosiect file. Defnyddiwch y priodoledd syn_maxfan i nodi gwerth (lleol) gwahanol ar gyfer I/O unigol.
  I gael rhagor o wybodaeth am y nodwedd hon, gweler y Synplify Pro ar gyfer Canllaw Defnyddiwr Microsglodyn.
• Sut ydw i'n defnyddio'r priodoledd syn_encoding ar gyfer dyluniad PYDd? (Gofyn cwestiwn)
  Mae'r priodoledd syn_encoding yn diystyru'r amgodio casglwr FSM rhagosodedig ar gyfer peiriant cyflwr.
  Dim ond pan fydd casglwr PYDd wedi'i alluogi y daw'r nodwedd hon i rym. Defnyddiwch syn_encoding pan fyddwch am analluogi'r casglwr PYDd yn fyd-eang, ond mae nifer dethol o gofrestrau cyflwr yn eich dyluniad yr ydych am gael eu hechdynnu. Yn yr achos hwn, defnyddiwch y nodwedd hon gyda'r gyfarwyddeb syn_state_machine ar gyfer y cofrestrau penodol hynny yn unig.
  I gael rhagor o wybodaeth am y nodwedd hon, gweler y Synplify Pro ar gyfer Canllaw Defnyddiwr Microsglodyn.
• Pam mae Synplify yn cynhyrchu rhestr net sy'n fwy na'r uchafswm ffanout o ddyfais, gan achosi i'r rhestr net fethu â llunio? (Gofyn cwestiwn)
  Mae macro CC, sydd ar gael i deuluoedd Antifuse, yn elfen fflip-fflop a adeiladwyd gan ddefnyddio dwy gell C. Mae rhwyd ​​sy'n gyrru porthladd CLK neu CLR macro CC yn gyrru dwy gell. Nid yw'r terfyn gwyntyll caled ar rai rhwydi yn cyflawni'r canlyniadau dymunol oherwydd nid yw'n cymryd yr effaith ddyblu net hon i ystyriaeth.
  Cynhwyswch y priodoledd syn_maxfan yn y cod RTL i orfodi Synplify i gynhyrchu rhestr rwyd ddilys.
  Lleihau'r uchafswm gwerth terfyn ffanout o un ar gyfer pob macro CC a yrrir gan y rhwyd. Am gynample, gosodwch y terfyn syn_maxfan i 12 ar gyfer rhwyd ​​​​sy'n gyrru macros CC i gadw'r fanout yn 24 neu lai.

Casgliad RAM (Gofyn Cwestiwn)

Mae'r adran hon yn ateb yr ymholiadau sy'n ymwneud â chasgliad RAM cefnogaeth Synplify i deuluoedd cynnyrch Microsglodyn.

1. Pa deuluoedd Microsglodyn y mae Synplify yn eu cefnogi i gasgliad RAM? (Gofyn Cwestiwn) Mae Synplify yn cefnogi'r Microsglodyn ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 a
   Teuluoedd RTG4™ wrth gynhyrchu RAM porthladdoedd sengl a deuol.
2. A yw casgliad RAM YMLAEN yn ddiofyn? (Gofyn cwestiwn)
   Ydy, mae'r offeryn synthesis yn cyflwyno RAM yn awtomatig.
3. Sut alla i ddiffodd y casgliad RAM yn Synplify? (Gofyn cwestiwn)
   Defnyddiwch briodwedd syn_ramstyle a gosodwch ei werth i gofrestri.
   Am ragor o wybodaeth, gweler Llawlyfr Cyfeirio Synopsys Synplify Pro ar gyfer Microsglodyn.
4. Sut mae gwneud Synplify yn casglu RAM/ROM wedi'i fewnosod? (Gofyn cwestiwn)
   Defnyddiwch briodoledd syn_ramstyle a gosodwch ei werth i block_ram neu LSRAM ac USRAM ar gyfer dyfeisiau SmartFusion 2 ac IGLOO 2.
   Am ragor o wybodaeth, gweler Llawlyfr Cyfeirio Synopsys Synplify Pro ar gyfer Microsglodyn.
5. Ni allaf lunio dyluniad sy'n bodoli eisoes mewn fersiwn mwy diweddar o ddylunydd. (Gofyn cwestiwn)
   Gallai fod newid cyfluniad RAM/PLL posibl. Adfywiwch eich RAM / PLL trwy agor yr opsiynau cyfluniad craidd o'r Catalog yn Rheolwr Prosiect Libero, ac ailsyntheseiddio, llunio, neu osodiad.

Maes neu Ansawdd y Canlyniadau (Gofynnwch Gwestiwn)

Mae'r adran hon yn ateb yr ymholiadau sy'n ymwneud â'r maes neu'r defnydd o ansawdd ar gyfer Synplify.

1. Pam mae defnydd ardal yn cynyddu yn y fersiwn newydd o Synplify? (Gofyn cwestiwn)
   Mae Synplify wedi'i gynllunio i gyflawni canlyniadau amseru gwell ym mhob fersiwn newydd. Yn anffodus, mae'r cyfaddawd yn aml yn gynnydd ardal.

Os cyflawnir y gofyniad amseru ar gyfer y dyluniad, a'r dasg sy'n weddill yw ffitio'r dyluniad mewn marw penodol, dyma'r dulliau:

1. Cynyddu terfyn Fanout i leihau dyblygu byffer.
2. Newid gosodiadau amledd byd-eang i lacio'r gofyniad amseru.
3. Trowch rannu adnoddau ymlaen (dylunio penodol) i wneud y gorau o'r dyluniad.

Pa fath o dechneg gwella ardal sydd ar gael yn Synplify?  (Gofyn Cwestiwn) Perfformiwch y technegau canlynol i wella ardal yn Synplify:

1. Cynyddwch y terfyn ffanout pan fyddwch chi'n gosod yr opsiynau gweithredu. Mae terfyn uwch yn golygu llai o resymeg wedi'i dyblygu a llai o glustogau yn cael eu gosod yn ystod synthesis, ac ardal lai o ganlyniad. Yn ogystal, gan fod offer lleoliad a llwybr fel arfer yn clustogi rhwydi gwyntyll uchel, nid oes angen byffro gormodol yn ystod synthesis.
2. Gwiriwch yr opsiwn Rhannu Adnoddau pan fyddwch chi'n gosod opsiynau gweithredu. Gyda'r opsiwn hwn wedi'i wirio, mae'r feddalwedd yn rhannu adnoddau caledwedd fel gwiberod, lluosyddion a chownteri lle bynnag y bo modd, ac yn lleihau arwynebedd.
3. Ar gyfer dyluniadau gyda PYDd mawr, defnyddiwch yr arddulliau amgodio llwyd neu ddilyniannol, oherwydd maen nhw fel arfer yn defnyddio'r ardal leiaf.
4. Os ydych yn mapio i mewn i CPLD ac nad ydych yn bodloni gofynion ardal, gosodwch yr arddull amgodio rhagosodedig ar gyfer PYDd i ddilyniannol yn lle un poeth.

Sut ydw i'n analluogi optimeiddio ardal? (Gofyn cwestiwn)
Mae'r optimization ar gyfer amseru yn aml o dan draul ardal. Nid oes unrhyw ffordd benodol i analluogi optimeiddio ardal. Perfformiwch y canlynol i wella amseriad a thrwy hynny gynyddu'r defnydd o ardal:

1. Galluogi opsiwn ail-amseru.
2. Galluogi opsiwn Piblinellu.
3. Defnyddiwch gyfyngiadau dylunio realistig, tua 10 i 15 y cant o'r nod go iawn.
4. Dewiswch gyfyngiad fanout cytbwys.
   I gael rhagor o wybodaeth am optimeiddio amseru, gweler Synplify Pro ar gyfer Canllaw Defnyddiwr Microsglodyn.

Sut ydw i'n analluogi optimeiddio dilyniannol? (Gofyn cwestiwn)
Nid oes botwm na blwch ticio penodol i analluogi optimeiddio dilyniannol. Mae hyn oherwydd bod Synplify yn perfformio gwahanol fathau o optimeiddiadau dilyniannol.
I gael rhagor o wybodaeth am yr opsiynau ar gyfer analluogi optimeiddio, gweler Synplify Pro for Microchip Reference Manual .
Am gynampLe, yn dilyn mae rhai opsiynau i analluogi optimeiddio.

• Analluoga'r casglwr PYDd.
• Defnyddiwch y gyfarwyddeb syn_preserve i gadw cofrestrau mewn rhai achosion.

Pwysig: Mae'r Rheolwr Prosiect yn trosysgrifo'r Synthesis PRJ file bob tro y byddwch yn defnyddio synthesis wrth ddewis yr opsiwn hwn.

• Pa deulu sy'n cael cymorth TMR trwy Synplify? (Gofyn cwestiwn)
  • Fe'i cefnogir ar ddyfeisiau Microsglodyn ProASIC3/E, SmartFusion 2, ac IGLOO 2 yn ogystal â Microsglodyn
  • Dyfeisiau sy'n Goddef Ymbelydredd (RT) ac Ymbelydredd Calededig (RH). Gallwch hefyd gael y Modiwl Triphlyg
  • Lleoliad Diswyddiad (TMR) i weithio i deuluoedd dyfeisiau Antifuse hŷn Microchip. Fodd bynnag, nid yw'n cael ei gefnogi yn y teulu dyfais AX masnachol.
  • Nodyn: Yn nheulu dyfais RTAX Microchip, mae gwell cefnogaeth TMR ar gael trwy galedwedd ei hun.
  • Ar gyfer dyfeisiau Axcelerator RT, mae'r TMR wedi'i ymgorffori yn y silicon gan wneud TMR meddal trwy'r offeryn Synthesis yn ddiangen ar gyfer rhesymeg ddilyniannol.
• Pam mae macro TMR yn gweithio yn SX, ond nid yn nheulu AX? (Gofyn cwestiwn)
  • Nid oes unrhyw gymorth meddalwedd TMR mewn synthesis Synplify ar gyfer y teulu Axcelerator masnachol, ond mae ar gael i'r teulu SX. Os ydych yn defnyddio dyfeisiau RTAXS, mae'r TMR wedi'i gynnwys yn y caledwedd/dyfais ar gyfer y fflip-fflops dilyniannol.
• Sut alla i alluogi TMR ar gyfer dyfais SX-A? (Gofyn cwestiwn)
  • Ar gyfer y teulu dyfais SX-A, yn y meddalwedd Synplify, mae angen i chi fewnforio'r file a geir yn y ffolder Gosod Libero IDE, megis:
  • C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
  • Nodyn: Mae trefn y files yn y prosiect Synplify yn bwysig a'r lefel uchaf file rhaid bod ar y gwaelod.
  • Gallwch glicio a dal y lefel uchaf file yn y prosiect Synplify a'i lusgo o dan y tmr.vhd file.
• Pa fersiwn o Synplify sy'n cefnogi nano gynhyrchion? (Gofyn cwestiwn)
  • Mae pob fersiwn o Synplify ar ôl Synplify v9.6 A yn cefnogi cynhyrchion nano.
• Pa fersiwn o Synplify sy'n darparu cefnogaeth RTAX-DSP? (Gofyn cwestiwn)
  • Mae pob fersiwn sydd wedi'i gynnwys gyda Libero IDE v8.6 ac yn ddiweddarach yn darparu cefnogaeth RTAX-DSP.
• Sut mae creu craidd IP gyda'r HDL files gen i? (Gofyn cwestiwn)
  • Creu rhestr rwyd EDIF heb fewnosod byffer I/O. Anfonir y rhestr rwyd EDIF hon at y defnyddiwr fel IP. Rhaid i'r defnyddiwr drin hwn fel blwch du a'i gynnwys yn y dyluniad.
  • Dim ond pedwar rhwydwaith cloc byd-eang sydd gan ddyfeisiau nano. Sut mae gosod y cyfyngiad hwn? (Gofyn cwestiwn)
  • Defnyddiwch y priodoledd /* synthesis syn_global_buffers = 4*/ i osod y cyfyngiad.
• Pam nad ydw i'n gweld fy rhestr porthladdoedd newydd hyd yn oed ar ôl i mi ddiweddaru'r rhestr net?
  (Gofyn Cwestiwn)Er i'r porthladd newydd gael ei ychwanegu yn y dyluniad, nid oedd y rhestr net yn ychwanegu byffer i'r porthladd gan nad oedd rhesymeg yn y dyluniad sy'n ymwneud â'r porthladd. Ni ddangosir pyrth nad ydynt yn gysylltiedig ag unrhyw resymeg yn y dyluniad.
• Pam nad yw Synplify yn defnyddio Global ar gyfer signalau Gosod/Ailosod? (Gofyn cwestiwn)
  • Mae Synplify yn trin signalau gosod/ailosod yn wahanol i glociau. Mae hyrwyddo byd-eang Synplify bob amser yn rhoi blaenoriaeth i'r signalau cloc, hyd yn oed os oes gan rai signalau gosod/ailosod fwy o fanout na rhwydi cloc.
  • Gosodwch clkbuf â llaw i sicrhau bod y signal gosod/ailosod yn fyd-eang, os ydych chi am ddefnyddio'r rhwydwaith byd-eang ar gyfer y signalau hyn.
• Pam mae Synplify yn ysgrifennu cyfyngiadau cloc SDC hyd yn oed ar gyfer cyfyngiadau awtomatig? (Gofyn cwestiwn)
  Dyma'r ymddygiad diofyn yn Synplify ac nid oes modd ei newid. Fodd bynnag, gallwch reoli cyfyngiadau auto y CDC trwy addasu neu ddileu'r cyfyngiadau diangen â llaw.
• Pam nad yw fy rhesymeg tristad fewnol wedi'i syntheseiddio'n gywir? (Gofyn cwestiwn)
  Nid yw dyfeisiau microsglodyn yn cefnogi byfferau tristad mewnol. Os nad yw Synplify yn ail-fapio signalau tristad mewnol yn gywir, rhaid i'r holl dristadau mewnol gael eu mapio â llaw i MUX.

Hanes Adolygu (Gofyn Cwestiwn)

Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad diweddaraf.

Adolygu	Dyddiad	Disgrifiad
A	12/2024	Mae'r canlynol yn grynodeb o'r newidiadau yn adolygiad A o'r ddogfen hon. Wedi mudo'r ddogfen i'r templed Microsglodyn. Wedi diweddaru rhif y ddogfen i DS60001871A o 55800015. Diweddarwyd pob enghraifft o Microsemi i Microsglodyn. Adrannau wedi'u diweddaru Pam na allaf redeg Synplify yn y modd swp? Pa drwydded sydd ei hangen arni? a Gwall: Y profile ar gyfer offeryn Mae Synplify yn rhyngweithiol ac rydych yn rhedeg yn y modd swp: ni ellir defnyddio'r offeryn hwn i nodi bod angen trwydded arian i redeg Synplify yn y modd swp. Newidiwyd y drwydded platiniwm i drwydded arian.
2.0		Mae'r canlynol yn grynodeb o'r newidiadau yn adolygiad 2.0 o'r ddogfen hon. Diweddarwyd yr holl ddolenni Actel gyda'r dolenni Microsemi. Pawb    mae enghreifftiau o DRhA yn cael eu tynnu o'r adran drwyddedu. Am ragor o wybodaeth, gweler Gosodiad Lawrlwytho Trwyddedu. Ychwanegwyd Cwestiynau Cyffredin 3.9. Am ragor o wybodaeth, gweler A yw offeryn Synthesis Synplify Pro yn cael ei gefnogi yn holl drwyddedau Libero? Diweddarwyd Cwestiynau Cyffredin 4.1. Am ragor o wybodaeth, gweler Rhybudd: Nid yw'r endid uchaf wedi'i osod eto. Diweddarwyd Cwestiynau Cyffredin 4.4. Am ragor o wybodaeth, gweler Error: The profile ar gyfer offeryn Mae Synplify yn rhyngweithiol ac rydych yn rhedeg yn y modd swp: ni ellir defnyddio'r offeryn hwn. Diweddarwyd Cwestiynau Cyffredin 5.5. Am ragor o wybodaeth, gweler Sut gallaf ychwanegu priodoledd yn Synplify?
1.0		Hwn oedd cyhoeddiad cyntaf y ddogfen.

Cefnogaeth FPGA microsglodyn

Mae grŵp cynhyrchion microsglodyn FPGA yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, a swyddfeydd gwerthu ledled y byd. Awgrymir i gwsmeriaid ymweld ag adnoddau Microchip ar-lein cyn cysylltu â'r tîm cymorth gan ei bod yn debygol iawn bod eu hymholiadau eisoes wedi'u hateb.
Cysylltwch â'r Ganolfan Cymorth Technegol drwy'r websafle yn www.microchip.com/support  Soniwch am rif Rhan Dyfais FPGA, dewiswch gategori achos priodol, a dyluniad uwchlwytho files tra'n creu achos cymorth technegol.
Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.

• O Ogledd America, ffoniwch 800.262.1060
• O weddill y byd, ffoniwch 650.318.4460
• Ffacs, o unrhyw le yn y byd, 650.318.8044

Gwybodaeth Microsglodyn

Nodau masnach
Mae'r enw a'r logo “Microchip”, y logo “M”, ac enwau, logos a brandiau eraill yn nodau masnach cofrestredig ac anghofrestredig Microchip Technology Incorporated neu ei gysylltiadau a / neu is-gwmnïau yn yr Unol Daleithiau a / neu wledydd eraill (“Microchip Nodau masnach”). Mae gwybodaeth am Nodau Masnach Microsglodion ar gael yn https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

Hysbysiad Cyfreithiol

• Dim ond gyda chynhyrchion Microsglodyn y gellir defnyddio'r cyhoeddiad hwn a'r wybodaeth ynddo, gan gynnwys dylunio, profi ac integreiddio cynhyrchion Microsglodyn gyda'ch cais. Defnydd o'r wybodaeth hon
  mewn unrhyw fodd arall yn groes i'r telerau hyn. Dim ond er hwylustod i chi y darperir gwybodaeth am gymwysiadau dyfeisiau a gall diweddariadau gael eu disodli. Eich cyfrifoldeb chi yw sicrhau bod eich cais yn cwrdd â'ch manylebau. Cysylltwch â'ch swyddfa gwerthu Microsglodion leol am gymorth ychwanegol neu, gofynnwch am gymorth ychwanegol yn www.microchip.com/en-us/support/design-help/client-support-services
• DARPERIR Y WYBODAETH HON GAN MICROCHIP “FEL Y MAE”. NID YW MICROCHIP YN GWNEUD UNRHYW SYLWADAU NA GWARANTAU O UNRHYW FATH P'un ai'n MYNEGI NEU WEDI'I GYMHWYSO, YN YSGRIFENEDIG NEU AR LAFAR, STATUDOL NEU FEL ARALL, YN YMWNEUD Â'R WYBODAETH SY'N CYNNWYS OND NID YN GYFYNGEDIG I UNRHYW WARANTIAETHAU GOBLYGEDIG O ANFOESOLDEB A CHYFEIRIANNAU RHYFEDD. PWRPAS, NEU WARANTAU SY'N BERTHNASOL I GYFLWR, ANSAWDD, NEU BERFFORMIAD.
• NI FYDD MICROCHIP YN ATEBOL AM UNRHYW GOLLED ANUNIONGYRCHOL, ARBENNIG, OEDIOL NEU GANLYNIADOL, DIFROD, COST, NEU DREUL O UNRHYW FATH BETH OEDD YN BERTHNASOL I'R WYBODAETH NEU EI DEFNYDD, FODD WEDI ACHOSI, WEDI MAI WEDI EI ACHOSI. POSIBL NEU MAE Y DIFRODAU YN RHAGWELADWY. I'R MAINT LLAWN A GANIATEIR GAN Y GYFRAITH, NI FYDD CYFANSWM ATEBOLRWYDD MICROCHIP AR HOLL HAWLIADAU MEWN UNRHYW FFORDD SY'N GYSYLLTIEDIG Â'R WYBODAETH NEU EI DEFNYDDIO YN FWY NA SWM Y FFÏOEDD, OS OES RHAI, CHI WEDI TALU'N UNIONGYRCHOL I MICROCHIP AM Y WYBODAETH.
  Mae defnyddio dyfeisiau Microsglodyn mewn cymwysiadau cynnal bywyd a/neu ddiogelwch yn gyfan gwbl ar risg y prynwr, ac mae'r prynwr yn cytuno i amddiffyn, indemnio a dal Microsglodyn diniwed rhag unrhyw a phob iawndal, hawliad, siwtiau, neu dreuliau sy'n deillio o ddefnydd o'r fath. Ni chaiff unrhyw drwyddedau eu cyfleu, yn ymhlyg neu fel arall, o dan unrhyw hawliau eiddo deallusol Microsglodyn oni nodir yn wahanol.

Nodwedd Diogelu Cod Dyfeisiau Microsglodyn
Sylwch ar y manylion canlynol am y nodwedd amddiffyn cod ar gynhyrchion Microsglodyn:

• Mae cynhyrchion microsglodyn yn bodloni'r manylebau sydd wedi'u cynnwys yn eu Taflen Ddata Microsglodion benodol.
• Mae microsglodyn yn credu bod ei deulu o gynhyrchion yn ddiogel pan gaiff ei ddefnyddio yn y modd a fwriadwyd, o fewn manylebau gweithredu, ac o dan amodau arferol.
• Mae microsglodyn yn gwerthfawrogi ac yn amddiffyn ei hawliau eiddo deallusol yn ymosodol. Mae ymdrechion i dorri nodweddion diogelu cod cynhyrchion Microsglodyn wedi'u gwahardd yn llym a gallant dorri Deddf Hawlfraint y Mileniwm Digidol.
• Ni all Microsglodyn nac unrhyw wneuthurwr lled-ddargludyddion arall warantu diogelwch ei god. Nid yw diogelu cod yn golygu ein bod yn gwarantu bod y cynnyrch yn “unbreakable”. Mae amddiffyniad cod yn esblygu'n gyson. Mae microsglodyn wedi ymrwymo i wella nodweddion amddiffyn cod ein cynnyrch yn barhaus.

Dogfennau / Adnoddau

MICROCHIP Synopsys Synplify Pro ME [pdfLlawlyfr Defnyddiwr Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME

Cyfeiriadau

• Llawlyfr Defnyddiwr