Trosglwyddydd Derbynnydd Asynchronaidd Cyffredinol MICROCHIP Core16550
Rhagymadrodd
Mae Core16550 yn Dderbynnydd-Dargludydd Asynchronaidd Cyffredinol (UART) safonol sy'n sicrhau cydnawsedd meddalwedd â'r ddyfais 16550 a ddefnyddir yn helaeth. Mae'n trin trosi data cyfresol-i-gyfochrog ar gyfer mewnbynnau o fodemau neu ddyfeisiau cyfresol eraill ac yn perfformio trosi cyfochrog-i-gyfochrog ar gyfer data a anfonir o'r CPU i'r dyfeisiau hyn.
Yn ystod trosglwyddo, caiff data ei ysgrifennu'n gyfochrog i glustog trosglwyddo Cyntaf-Mewn, Cyntaf-Allan (FIFO) yr UART. Yna caiff y data ei gyfresoli ar gyfer allbwn. Wrth ei dderbyn, mae'r UART yn trosi data cyfresol sy'n dod i mewn yn gyfochrog ac yn galluogi mynediad hawdd i'r prosesydd.
Dangosir cymhwysiad nodweddiadol o'r UART 16550 yn y ffigur canlynol.
Ffigur 1. Cymhwysiad Nodweddiadol 16550
Tabl 1. Crynodeb Core16550
Nodweddion Allweddol
Dyma nodweddion allweddol Core16550:
- Mae'r trosglwyddydd a'r derbynnydd wedi'u byffro gyda hyd at FIFOs 16-beit i leihau nifer yr ymyrraethau a gyflwynir i'r CPU.
- Yn ychwanegu neu'n tynnu bitiau cyfathrebu asyncronig safonol (Dechrau, Stopio a Pharedd).
- Trosglwyddo, derbyn, statws llinell ac ymyriadau set ddata a reolir yn annibynnol
- Generadur baud rhaglenadwy
- Swyddogaethau rheoli modem (CTSn, RTSn, DSRn, DTRn, RIn a DCDn).
- Rhyngwyneb cofrestr Bws Ymylol Uwch (APB).
Nodweddion sydd wedi'u Terfynu
Bydd cefnogaeth Iaith Disgrifio Caledwedd (VHDL) Cylched Integredig Cyflymder Uchel Iawn (VHSIC) yn dod i ben o'r fersiwn hon.
Gwybodaeth Log Newid Core16550
Mae'r adran hon yn rhoi trosolwg cynhwysfawrview o'r nodweddion newydd eu hymgorffori, gan ddechrau gyda'r datganiad diweddaraf.
| Fersiwn | Beth sy'n Newydd |
| Core16550 v3.4 | Mae Core16550 yn defnyddio allweddair system verilog “break” fel enw’r gofrestr a oedd yn achosi problem gwall cystrawen. Mae’r allweddair wedi’i ddisodli ag enw arall i ddatrys y broblem hon.
Ychwanegwyd cefnogaeth i deulu PolarFire® |
| Core16550 v3.3 | Ychwanegwyd cefnogaeth i deulu FPGA sy'n goddef ymbelydredd (RTG4™) |
- Disgrifiad o'r Bloc Swyddogaethol (Gofynnwch Gwestiwn)
Mae'r adran hon yn rhoi disgrifiad byr ar gyfer pob elfen o'r diagram bloc mewnol fel y dangosir yn y ffigur canlynol.
Ffigur 1-1. Diagram Bloc Core16550
Elfennau'r Diagram Bloc Mewnol (Gofynnwch Gwestiwn)
Mae'r adran ganlynol yn darparu gwybodaeth am elfennau'r diagram bloc mewnol.
- RWControl (Gofynnwch Gwestiwn)
Mae'r bloc RWControl yn gyfrifol am drin y cyfathrebu ag ochr prosesydd (paralel) y system. Mae'r holl ysgrifennu a darllen cofrestri mewnol yn cael eu cyflawni trwy'r bloc hwn. - UART_Reg (Gofynnwch Gwestiwn)
Mae'r bloc UART_Reg yn dal holl gofrestrau mewnol y ddyfais. - RXBlock (Gofynnwch Gwestiwn)
Dyma'r bloc derbynnydd. Mae RXBlock yn derbyn y gair cyfresol sy'n dod i mewn. Mae'n rhaglennadwy i adnabod lledau data, fel 5, 6, 7 neu 8 bit; gwahanol osodiadau cydraddoldeb, fel eilrif, odrif neu ddim cydraddoldeb; a gwahanol bitiau stop, fel 1, 1½ a 2 bit. Mae RXBlock yn gwirio am wallau yn y llif data mewnbwn, fel gwallau gor-redeg, gwallau ffrâm, gwallau cydraddoldeb a gwallau torri. Os nad oes gan y gair sy'n dod i mewn unrhyw broblemau, caiff ei roi yn FIFO y derbynnydd. - Rheoli Torri Ar Draws (Gofynnwch Gwestiwn)
Mae'r bloc Rheoli Ymyriadau yn anfon signal ymyriad yn ôl i'r prosesydd, yn dibynnu ar gyflwr y FIFO a'i ddata a dderbyniwyd a'i drosglwyddwyd. Mae'r gofrestr Adnabod Ymyriadau yn darparu lefel yr ymyriad. Anfonir ymyriadau ar gyfer byfferau trosglwyddo/derbyn gwag (neu FIFOs), gwall wrth dderbyn cymeriad, neu amodau eraill sy'n gofyn am sylw'r prosesydd. - Generadur Cyfradd Baud (Gofynnwch Gwestiwn)
Mae'r bloc hwn yn cymryd y mewnbwn PCLK ac yn ei rannu â gwerth wedi'i raglennu (o 1 i 216 – 1). Mae'r canlyniad yn cael ei rannu â 16 i greu'r cloc trosglwyddo (BAUDOUT). - TXBlock (Gofynnwch Gwestiwn)
Mae'r bloc Trosglwyddo yn trin trosglwyddo data a ysgrifennwyd i'r Trosglwyddo FIFO. Mae'n ychwanegu'r bitiau Cychwyn, Paredd a Stop gofynnol at y data sy'n cael ei drosglwyddo fel y gall y ddyfais dderbyn wneud y trin a derbyn gwallau priodol.
Rhyngwyneb Meddalwedd (Gofynnwch Gwestiwn)
Disgrifir diffiniadau a mapio cyfeiriadau cofrestr Core16550 yn yr adran hon. Mae'r tabl canlynol yn dangos crynodeb cofrestr Core16550.
| PADDR[4:0]
(Cyfeiriad) |
Bit Mynediad Clicied Rhannydd1
(DLAB) |
Enw | Symbol | Gwerth Diofyn (ailosod) | Nifer y Bitiau | Darllen/Ysgrifennu |
| 00 | 0 | Cofrestr Byffer Derbynnydd | RBR | XX | 8 | R |
| 00 | 0 | Cofrestr Daliad Trosglwyddyddion | THR | XX | 8 | W |
| 00 | 1 | Clicied Rhannwr (LSB) | DLR | 01awr | 8 | R/C |
| 04 | 1 | Clicied Rhannwr (MSB) | DMR | 00awr | 8 | R/C |
| 04 | 0 | Ymyrraeth Galluogi Cofrestr | IER | 00awr | 8 | R/C |
| 08 | X | Cofrestr Adnabod Torri Ar Draws | IIR | C1h | 8 | R |
| 08 | X | Cofrestr Reoli FIFO | FCR | 01awr | 8 | W |
| 0C | X | Cofrestr Rheoli Llinell | LCR | 00awr | 8 | R/C |
| 10 | X | Cofrestr Rheoli Modem | MCR | 00awr | 8 | R/C |
| 14 | X | Cofrestr Statws Llinell | LSR | 60awr | 8 | R |
| 18 | X | Cofrestr Statws Modem | MSR | 00awr | 8 | R |
| 1C | X | Cofrestr Crafu | SR | 00awr | 8 | R/C |
Pwysig
DLAB yw MSB y Gofrestr Rheoli Llinell (LCR bit 7).
Cofrestr Byffer Derbynnydd (Gofynnwch Gwestiwn)
Diffinnir y gofrestr Byffer Derbynnydd yn y tabl canlynol.
Tabl 1-2. Cofrestr Byffer Derbynnydd (Darllen yn Unig)—Cyfeiriad 0 DLAB 0
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 7..0 | RBR | XX | 0..FFh | Bitiau data a dderbyniwyd. Bit 0 yw'r LSB, a dyma'r bit cyntaf a dderbyniwyd. |
Cofrestr Dal Trosglwyddydd (Gofynnwch Gwestiwn)
Diffinnir y gofrestr Daliad Trosglwyddydd yn y tabl canlynol.
Tabl 1-3. Cofrestr Dal y Trosglwyddydd—Ysgrifennu yn Unig
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 7..0 | THR | XX | 0..FFh | I drosglwyddo bitiau data. Bit 0 yw'r LSB, ac fe'i trosglwyddir yn gyntaf. |
Cofrestr Rheoli FIFO (Gofynnwch Gwestiwn)
Diffinnir y gofrestr Rheoli FIFO yn y tabl canlynol.
| Darnau (7:0) | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 0 | 1 | 0, 1 | Yn galluogi FIFOau'r Trawsyrrwr (Tx) a'r Derbynnydd (Rx). Rhaid gosod y bit hwn i 1 pan ysgrifennir bitiau FCR eraill neu ni fyddant yn cael eu rhaglennu.
0: Anabl 1: galluogi |
| 1 | 0 | 0, 1 | Yn clirio pob beit yn y Rx FIFO ac yn ailosod ei resymeg cownter. Ni chaiff y gofrestr Shift ei chlirio.
0: Anabl 1: galluogi |
| 2 | 0 | 0, 1 | Yn clirio pob beit yn y Tx FIFO ac yn ailosod ei resymeg cownter. Ni chaiff y gofrestr Shift ei chlirio.
0: Anabl 1: galluogi |
| 3 | 0 | 0, 1 | 0: Trosglwyddiad sengl DMA: Trosglwyddiad a wneir rhwng cylchoedd bws CPU
1: DMA aml-drosglwyddiad: Trosglwyddiadau a wneir nes bod FIFO Rx yn wag neu fod FIFO Trosglwyddo (XMIT) Gweithredwr System Drosglwyddo (TSO) wedi'i lenwi. Rhaid gosod FCR[0] i 1 i osod FCR[3] i 1. |
| 4, 5 | 0 | 0, 1 | Wedi'i gadw i'w ddefnyddio yn y dyfodol. |
| 6, 7 | 0 | 0, 1 | Defnyddir y bitiau hyn i osod y lefel sbardun ar gyfer yr ymyrraeth Rx FIFO. 7 6 Lefel Sbardun Rx FIFO (beitiau)
0 0 01 0 1 04 1 0 08 1 1 14 |
Cofrestrau Rheoli'r Rhannwr (Gofynnwch Gwestiwn)
Cynhyrchir y cloc Cyfradd Baud (BR) trwy rannu'r cloc cyfeirio mewnbwn (PCLK) â 16 a gwerth y rhannwr.
Mae'r tabl canlynol yn rhestru exampgwerthoedd y rhannwr ar gyfer y BR dymunol wrth ddefnyddio cloc cyfeirio 18.432 MHz.
Tabl 1-5. Clicied Rhannwr (LS ac MS)
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 7..0 | DLR | 01awr | 01..FFh | LSB gwerth y rhannwr |
| 7..0 | DMR | 00awr | 00..FFh | MSB gwerth y rhannwr |
Tabl 1-6. Cyfraddau Baud a Gwerthoedd Rhannwr ar gyfer Cloc Cyfeirio 18.432 MHz
| Cyfradd Baud | Rhannwr Degol (Gwerth Rhannwr) | Gwall Canran |
| 50 | 23040 | 0.0000% |
| 75 | 15360 | 0.0000% |
| 110 | 10473 | -0.2865% |
| 134.5 | 8565 | 0.0876% |
| 150 | 7680 | 0.0000% |
| 300 | 3840 | 0.0000% |
| 600 | 1920 | 0.0000% |
| 1,200 | 920 | 4.3478% |
| 1,800 | 640 | 0.0000% |
| Cyfradd Baud | Rhannwr Degol (Gwerth Rhannwr) | Gwall Canran |
| 2,000 | 576 | 0.0000% |
| 2,400 | 480 | 0.0000% |
| 3,600 | 320 | 0.0000% |
| 4,800 | 240 | 0.0000% |
| 7,200 | 160 | 0.0000% |
| 9,600 | 120 | 0.0000% |
| 19,200 | 60 | 0.0000% |
| 38,400 | 30 | 0.0000% |
| 56,000 | 21 | -2.0408% |
Galluogi Torri Ar Draws Cofrestru (Gofyn Cwestiwn)
Diffinnir y gofrestr Galluogi Ymyrraeth yn y tabl canlynol.
Tabl 1-7. Cofrestr Galluogi Ymyrraeth
| Darnau | Enw | Cyflwr Diofyn | Gwladwriaeth Ddilys | Swyddogaeth |
| 0 | ERBFI | 0 | 0, 1 | Yn galluogi “Torri ar draws Data a Dderbyniwyd sydd ar Gael” 0: Analluog
1: galluogi |
| 1 | ETBEI | 0 | 0, 1 | Yn galluogi'r "Torri ar draws y Gofrestr Dal Trosglwyddydd yn Wag" 0: Analluog
1: galluogi |
| 2 | ELSI | 0 | 0, 1 | Yn galluogi'r “Torri ar draws Statws Llinell y Derbynnydd” 0: Analluog
1: galluogi |
| 3 | EDSSI | 0 | 0, 1 | Yn galluogi'r “Torri Statws Modem” 0: Analluog
1: galluogi |
| 7..4 | Wedi'i gadw | 0 | 0 | Bob amser 0 |
Cofrestr Adnabod Torri Ar Draws (Gofynnwch Gwestiwn)
Rhestrir y gofrestr Adnabod Ymyriadau yn y tabl canlynol. Tabl 1-8. Cofrestr Adnabod Ymyriadau
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 3..0 | IIR | 1h | 0..Ch | Bitiau adnabod ymyrryd. |
| 5..4 | Wedi'i gadw | 00 | 00 | Bob amser 00 |
| 7..6 | Modd | 11 | 11 | 11: Modd FIFO |
Diffinnir y maes cofrestr Adnabod Ymyrraeth yn y tabl canlynol.
Tabl 1-9. Maes Cofrestr Adnabod Ymyrraeth (IIR)
| Gwerth IIR[3:0)] | Lefel Blaenoriaeth | Math o Ymyrraeth | Ffynhonnell Ymyrraeth | Rheoli Ailosod Ymyrraeth |
| 0110 | Uchaf | Statws llinell y derbynnydd | Gwall gor-redeg, gwall paredd, gwall fframio neu ymyrraeth torri | Darllen y gofrestr Statws Llinell |
| 0100 | Yn ail | Data a dderbyniwyd ar gael | Data derbynnydd ar gael | Darllen y gofrestr Byffer Derbynnydd neu mae'r FIFO yn gostwng islaw'r lefel sbardun |
| Tabl 1-9. Maes Cofrestr Adnabod Torri Ymyrraeth (IIR) (parhad) | ||||
| Gwerth IIR[3:0)] | Lefel Blaenoriaeth | Math o Ymyrraeth | Ffynhonnell Ymyrraeth | Rheoli Ailosod Ymyrraeth |
| 1100 | Yn ail | Arwydd terfyn amser cymeriad | Ni ddarllenir unrhyw nodau o'r Rx FIFO yn ystod y pedwar nod diwethaf ac roedd o leiaf un nod ynddo yn ystod yr amser hwn. | Darllen y gofrestr Byffer Derbynnydd |
| 0010 | Trydydd | Cofrestr dal trosglwyddydd yn wag | Cofrestr dal trosglwyddydd yn wag | Darllen yr IIR neu ysgrifennu i'r gofrestr Daliad Trosglwyddydd |
| 0000 | Pedwerydd | Statws modem | Clirio i Anfon, Set Ddata yn Barod, Dangosydd Canu neu Ganfod Cludwr Data | Darllen y gofrestr Statws Modern |
Cofrestr Rheoli Llinell (Gofynnwch Gwestiwn)
Rhestrir y gofrestr Rheoli Llinell yn y tabl canlynol. Tabl 1-10. Cofrestr Rheoli Llinell
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 1..0 | CIG | 0 | 0..3h | Dewis Hyd Gair 00: 5 bit
01:6 did 10:7 did 11:8 did |
| 2 | STB | 0 | 0, 1 | Nifer y Bitiau Stopio 0: 1 Bit stopio
1: 1½ bitiau stopio pan fydd WLS = 00 2: Bitiau stopio mewn achosion eraill |
| 3 | PEN | 0 | 0, 1 | Galluogi Paredd 0: Analluog
1: Wedi'i alluogi. Ychwanegir cydraddoldeb wrth drosglwyddo a'i wirio wrth dderbyn. |
| 4 | EPS | 0 | 0, 1 | Dewiswch Baroldeb Eithriadol 0: Paroldeb od
1: Cydraddoldeb cyfartal |
| 5 | SP | 0 | 0, 1 | Paredd Ffon 0: Analluog
1: galluogi Dyma fanylion y paredd, pan fydd paredd ffon wedi'i alluogi: Bitiau 4..3 Bydd 11: 0 yn cael ei anfon fel bit Paredd, a'i wirio wrth dderbyn. Bydd 01: 1 yn cael ei anfon fel bit Paredd, a'i wirio wrth dderbyn. |
| 6 | SB | 0 | 0, 1 | Gosod Toriad 0: Analluog
1: Gosodwch y toriad. Mae SOUT wedi'i orfodi i 0. Nid oes gan hyn unrhyw effaith ar resymeg y trosglwyddydd. Mae'r toriad yn cael ei analluogi trwy osod y bit i 0. |
| 7 | DLAB | 0 | 0, 1 | Bit Mynediad Clicied Rhannydd
0: Analluog. Modd Cyfeirio Arferol yn cael ei ddefnyddio. 1: Wedi'i alluogi. Yn galluogi mynediad i gofrestrau Clicied y Rhannydd yn ystod gweithrediad darllen neu ysgrifennu i gyfeiriad 0 ac 1. |
Cofrestr Rheoli Modem (Gofynnwch Gwestiwn)
Rhestrir y gofrestr Rheoli Modem yn y tabl canlynol.
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 0 | DTR | 0 | 0, 1 | Yn rheoli'r allbwn Data Terminal Ready (DTRn). 0: DTRn <= 1
1: DTRn <= 0 |
| 1 | RTS | 0 | 0, 1 | Yn rheoli'r allbwn Cais i Anfon (RTSn). 0: RTSn <= 1
1: RTSn <= 0 |
| 2 | Allan1 | 0 | 0, 1 | Yn rheoli'r signal Allbwn1 (OUT1n). 0: OUT1n <= 1
1: ALLAN1n <= 0 |
| 3 | Allan2 | 0 | 0, 1 | Yn rheoli'r signal Allbwn2 (OUT2n). 0: OUT2n <= 1
1: ALLAN2n <= 0 |
| 4 | Dolen | 0 | 0, 1 | Bit galluogi dolen 0: Analluog
1: Wedi'i alluogi. Mae'r canlynol yn digwydd yn y modd Dolen: Mae SOUT wedi'i osod i 1. Mae'r mewnbynnau SIN, DSRn, CTSn, RIn a DCDn wedi'u datgysylltu. Mae allbwn y gofrestr Symud Trosglwyddydd yn cael ei ddolennu'n ôl i'r gofrestr Symud Derbynnydd. Mae allbynnau rheoli'r modem (DTRn, RTSn, OUT1n ac OUT2n) yn wedi'u cysylltu'n fewnol â mewnbynnau rheoli'r modem, ac mae pinnau allbwn rheoli'r modem wedi'u gosod ar 1. Yn y modd Dolennu, derbynnir y data a drosglwyddir ar unwaith, gan ganiatáu i'r CPU wirio gweithrediad yr UART. Mae'r ymyriadau'n gweithredu yn y modd Dolennu. |
| 7..4 | Wedi'i gadw | 0h | 0 | Wedi'i gadw |
Cofrestr Statws Llinell (Gofynnwch Gwestiwn)
Diffinnir y gofrestr Statws Llinell yn y tabl canlynol.
Tabl 1-12. Cofrestr Statws Llinell—Darllen yn Unig
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 0 | DR | 0 | 0, 1 | Dangosydd Parodrwydd Data
1 pan fydd beit data wedi'i dderbyn a'i storio yn y byffer derbyn neu'r FIFO. Caiff DR ei glirio i 0 pan fydd y CPU yn darllen y data o'r byffer derbyn neu'r FIFO. |
| 1 | OE | 0 | 0, 1 | Dangosydd Gwall Gor-redeg
Yn dangos bod y beit newydd wedi'i dderbyn cyn i'r CPU ddarllen y beit o'r byffer derbyn, a bod y beit data cynharach wedi'i ddinistrio. Caiff OE ei glirio pan fydd y CPU yn darllen y gofrestr Statws Llinell. Os yw'r data'n parhau i lenwi'r FIFO y tu hwnt i'r lefel sbarduno, bydd gwall gor-redeg yn digwydd unwaith y bydd y FIFO yn llawn a bod y cymeriad nesaf wedi'i ddarllen yn llwyr. wedi'i dderbyn yn y gofrestr Shift. Mae'r cymeriad yn y gofrestr Shift yn cael ei drosysgrifennu, ond nid yw'n cael ei drosglwyddo i'r FIFO. |
| 2 | PE | 0 | 0, 1 | Dangosydd Gwall Paredd
Yn dangos bod gwall paredd yn y beit a dderbyniwyd. Caiff PE ei glirio pan fydd y CPU yn darllen y gofrestr Statws Llinell. Datgelir y gwall hwn i'r CPU pan fydd ei gymeriad cysylltiedig ar frig y FIFO. |
| 3 | FE | 0 | 0, 1 | Dangosydd Gwall Fframio
Yn dangos nad oedd gan y beit a dderbyniwyd bit Stop dilys. Caiff FE ei glirio pan fydd y CPU yn darllen y gofrestr Statws Llinell. Bydd yr UART yn ceisio ailgydamseru ar ôl gwall fframio. I wneud hyn, mae'n tybio bod y gwall fframio oherwydd y bit Cychwyn nesaf, felly mae'nampyn darllen y bit Cychwyn hwn ddwywaith, ac yna'n dechrau derbyn y data. Datgelir y gwall hwn i'r CPU pan fydd ei gymeriad cysylltiedig ar frig y FIFO. |
| Tabl 1-12. Cofrestr Statws Llinell—Darllen yn Unig (parhad) | ||||
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 4 | BI | 0 | 0, 1 | Dangosydd Torri Torri
Yn dangos bod y data a dderbyniwyd ar 0, yn hirach nag amser trosglwyddo gair llawn (bit cychwyn + Bitiau data + Paredd + Bitiau stop). Caiff BI ei glirio pan fydd y CPU yn darllen y gofrestr Statws Llinell. Datgelir y gwall hwn i'r CPU pan fydd ei gymeriad cysylltiedig ar frig y FIFO. Pan fydd toriad yn digwydd, dim ond un cymeriad sero sy'n cael ei lwytho i'r FIFO. |
| 5 | TRI | 1 | 0, 1 | Dangosydd Cofrestr Dal Trosglwyddydd yn Wag (THRE)
Yn dangos bod yr UART yn barod i drosglwyddo beit data newydd. Mae THRE yn achosi ymyrraeth i'r CPU pan fydd bit 1 (ETBEI) yn y gofrestr Galluogi Ymyrraeth yn 1. Mae'r bit hwn wedi'i osod pan fydd y TX FIFO yn wag. Mae'n cael ei glirio pan fydd o leiaf un beit wedi'i ysgrifennu i'r TX FIFO. |
| 6 | TEMT | 1 | 0, 1 | Dangosydd Gwag y Trosglwyddydd
Mae'r bit hwn wedi'i osodi i 1 pan fydd cofrestri FIFO a Shift y trosglwyddydd yn wag. |
| 7 | FFYDD | 0 | 1 | Mae'r bit hwn wedi'i osod pan fydd o leiaf un gwall paredd, gwall fframio neu arwydd torri yn y FIFO. Mae FIER yn cael ei glirio pan fydd y CPU yn darllen yr LSR os nad oes unrhyw wallau dilynol yn y FIFO. |
Cofrestr Statws Modem (Gofynnwch Gwestiwn)
Rhestrir y gofrestr Statws Modem yn y tabl canlynol.
Tabl 1-13. Cofrestr Statws Modem—Darllen yn Unig
| Darnau | Enw | Cyflwr Diofyn | Taleithiau Dilys | Swyddogaeth |
| 0 | DCTS | 0 | 0, 1 | Dangosydd Delta Clear to Send.
Yn dangos bod y mewnbwn CTSn wedi newid cyflwr ers y tro diwethaf iddo gael ei ddarllen gan y CPU. |
| 1 | DDSR | 0 | 0, 1 | Dangosydd Parodrwydd Set Ddata Delta
Yn dangos bod y mewnbwn DSRn wedi newid cyflwr ers y tro diwethaf iddo gael ei ddarllen gan y CPU. |
| 2 | TERI | 0 | 0, 1 | Synhwyrydd Dangosydd Ymyl Olrhain. Yn dangos bod mewnbwn RI wedi newid o 0 i 1. |
| 3 | DDCD | 0 | 0, 1 | Dangosydd Canfod Cludwr Data Delta Yn dangos bod cyflwr y mewnbwn DCD wedi newid.
Nodyn: Pryd bynnag y gosodir bit 0, 1, 2 neu 3 i 1, cynhyrchir ymyrraeth Statws Modem. |
| 4 | SOG | 0 | 0, 1 | Clir i'w Anfon
Cyflenwad y mewnbwn CTSn. Pan fydd bit 4 o'r Gofrestr Rheoli Modem (MCR) wedi'i osod i 1 (dolen), mae'r bit hwn yn gyfwerth â DTR yn yr MCR. |
| 5 | DSR | 0 | 0, 1 | Set Ddata Yn Barod
Cyflenwad y mewnbwn DSR. Pan fydd bit 4 yr MCR wedi'i osod i 1 (dolen), mae'r bit hwn yn gyfwerth ag RTSn yn yr MCR. |
| 6 | RI | 0 | 0, 1 | Dangosydd Modrwy
Cyflenwad y mewnbwn RIn. Pan fydd bit 4 yr MCR wedi'i osod i 1 (dolen), mae'r bit hwn yn gyfwerth ag OUT1 yn yr MCR. |
| 7 | DCD | 0 | 0, 1 | Canfod Cludwr Data
Cyflenwad mewnbwn DCDn. Pan fydd bit 4 yr MCR wedi'i osod i 1 (dolen), mae'r bit hwn yn gyfwerth ag OUT2 yn yr MCR. |
Cofrestr Crafu (Gofynnwch Gwestiwn)
Diffinnir y gofrestr Scratch yn y tabl canlynol.
| Darnau | Enw | Cyflwr Diofyn | Swyddogaeth |
| 7..0 | AAD | 00awr | Cofrestr darllen/ysgrifennu ar gyfer y CPU. Dim effeithiau ar weithrediad UART. |
Llifau Offeryn (Gofynnwch Gwestiwn)
Mae'r adran hon yn darparu'r manylion am lifau'r offeryn.
SmartDesign (Gofyn Cwestiwn)
Mae Core16550 ar gael i'w lawrlwytho yn amgylchedd dylunio defnyddio IP SmartDesign. Mae'r craidd wedi'i ffurfweddu gan ddefnyddio'r rhyngwyneb defnyddiwr rhyngwyneb defnyddiwr ffurfweddu o fewn SmartDesign, gweler y ffigur canlynol.
Am wybodaeth am sut i ddefnyddio SmartDesign i greu, ffurfweddu, cysylltu a chynhyrchu creiddiau, gweler Canllaw Defnyddiwr SmartDesign.
Ffigur 2-1. Ffurfweddiad Core16550
Llifau Efelychu (Gofynnwch Gwestiwn)
Mae'r fainc brawf defnyddiwr ar gyfer Core16550 wedi'i chynnwys ym mhob datganiad.
I redeg efelychiadau, dewiswch yr opsiwn Defnyddiwr Testbench Llif o fewn SmartDesign a chliciwch ar Generate Design o dan y ddewislen SmartDesign. Dewisir y fainc brawf defnyddiwr drwy'r GUI Ffurfweddu Testbench Craidd.
Pan fydd SmartDesign yn cynhyrchu'r prosiect Libero SoC, mae'n gosod y fainc brawf defnyddiwr files.
I redeg y fainc brawf defnyddiwr, gosodwch y gwreiddyn dylunio i'r ensiyniad Core16550 yn y panel Hierarchaeth Dylunio SoC Libero a chliciwch ar yr eicon Efelychu yn y ffenestr Llif Dylunio SoC. Mae hyn yn galw ModelSim® ar waith ac yn rhedeg yr efelychiad yn awtomatig.
Synthesis yn Libero SoC (Gofynnwch Gwestiwn)
Cliciwch yr eicon Synthesis yn Libero SoC. Mae'r ffenestr Synthesis yn ymddangos. Y prosiect Synplify®. Gosodwch Synplify i ddefnyddio'r safon Verilog 2001 os yw Verilog yn cael ei ddefnyddio. I redeg Synthesis, cliciwch yr eicon Rhedeg.
Lleoli a Llwybro yn Libero SoC (Gofyn Cwestiwn)
I osod y llwybr dylunio yn briodol a rhedeg Synthesis, cliciwch yr eicon Layout yn Libero SoC a galwch ar y Designer. Nid oes angen unrhyw osodiadau lleoliad-a-llwybr arbennig ar Core16550.
Core16550 (Gofynnwch Gwestiwn)
Mae'r adran hon yn darparu gwybodaeth am y paramedrau a ddefnyddir yn y craidd hwn.
Paramedrau (Gofynnwch Gwestiwn)
Nid yw Core16550 yn cefnogi unrhyw baramedrau lefel uchaf.
Rhyngwynebau Craidd (Gofynnwch Gwestiwn)
Mae'r adran hon yn darparu crynodeb o'r mewnbwn a'r allbwn.
Disgrifiad o'r Signal Mewnbwn/Allbwn (Gofynnwch Gwestiwn)
Mae'r canlynol yn rhestru diffiniadau I/O Core16550.
| Enw | Math | Polaredd | Disgrifiad |
| PRESETN | Mewnbwn | Isel | Ailosod meistr |
| PCLK | Mewnbwn | — | Cloc meistr
Mae PCLK yn cael ei rannu â gwerth y cofrestri Rhannwr. Yna mae'r canlyniad yn cael ei rannu â 16 i gynhyrchu'r gyfradd baud. Y signal canlyniadol yw'r signal BAUDOUT. Defnyddir ymyl codi'r pin hwn i strobio'r holl signalau mewnbwn ac allbwn. |
| PWRIAD | Mewnbwn | Uchel | Galluogi ysgrifennu/darllen APB, gweithredol-uchel.
Pan fydd yn UCHEL, ysgrifennir data i'r lleoliad cyfeiriad penodedig. Pan fydd yn ISEL, darllenir data o'r lleoliad cyfeiriad penodedig. |
| PADDR[4:0] | Mewnbwn | — | Cyfeiriad APB
Mae'r bws hwn yn darparu'r ddolen i'r CPU â chyfeiriad cofrestr Core16550 i'w ddarllen ohoni neu i ysgrifennu iddi. |
| PSEL | Mewnbwn | Uchel | Dewis APB
Pan fydd hwn yn UCHEL ynghyd â PENABLE, mae darllen ac ysgrifennu i Core16550 wedi'i alluogi. |
| PWDATA[7:0] | Mewnbwn | — | Bws mewnbwn data
Bydd data ar y bws hwn yn cael ei ysgrifennu i'r gofrestr wedi'i chyfeirio yn ystod cylch ysgrifennu. |
| PENNILL | Mewnbwn | Uchel | Galluogi APB
Pan fydd hyn yn UCHEL ynghyd â PSEL, mae darllen ac ysgrifennu i Core16550 wedi'i alluogi. |
| PRDATA[7:0] | Allbwn | — | Bws allbwn data
Mae'r bws hwn yn dal gwerth y gofrestr sydd wedi'i chyfeirio at y nod yn ystod cylch darllen. |
| CTSn | Mewnbwn | Isel | Clir i'w Anfon
Mae'r signal gweithredol-isel hwn yn fewnbwn sy'n dangos pryd mae'r ddyfais sydd ynghlwm (modem) yn barod i dderbyn data. Mae Core16550 yn trosglwyddo'r wybodaeth hon i'r CPU trwy'r gofrestr Statws Modem. Mae'r gofrestr hon hefyd yn dangos, os yw'r signal CTSn wedi newid ers y tro diwethaf, bod y gofrestr wedi'i darllen. |
| DSRn | Mewnbwn | Isel | Set Ddata Yn Barod
Mae'r signal gweithredol-isel hwn yn fewnbwn sy'n nodi pryd mae'r ddyfais sydd ynghlwm (modem) yn barod i sefydlu cysylltiad â Core16550. Mae Core16550 yn trosglwyddo'r wybodaeth hon i'r CPU trwy'r gofrestr Statws Modem. Mae'r gofrestr hon hefyd yn nodi a yw'r signal DSRn wedi newid ers y tro diwethaf i'r gofrestr gael ei darllen. |
| DCDn | Mewnbwn | Isel | Canfod Cludwr Data
Mae'r signal gweithredol-isel hwn yn fewnbwn sy'n nodi pryd mae'r ddyfais sydd ynghlwm (modem) wedi canfod cludwr. Mae Core16550 yn trosglwyddo'r wybodaeth hon i'r CPU trwy'r gofrestr Statws Modem. Mae'r gofrestr hon hefyd yn nodi a yw'r signal DCDn wedi newid ers y tro diwethaf i'r gofrestr gael ei darllen. |
| SIN | Mewnbwn | — | Data Mewnbwn Cyfresol
Mae'r data hwn yn cael ei drosglwyddo i Core16550. Mae'n cael ei gydamseru â'r pin mewnbwn PCLK. |
| RIn | Mewnbwn | Isel | Dangosydd Modrwy
Mae'r signal gweithredol-isel hwn yn fewnbwn sy'n dangos pryd mae'r ddyfais sydd ynghlwm (modem) wedi synhwyro signal canu ar y llinell ffôn. Mae Core16550 yn trosglwyddo'r wybodaeth hon i'r CPU trwy'r gofrestr Statws Modem. Mae'r gofrestr hon hefyd yn nodi pryd y synhwyrwyd ymyl ôl yr RIn. |
| OND | Allbwn | — | Data allbwn cyfresol
Mae'r data hwn yn cael ei drosglwyddo o Core16550. Mae wedi'i gydamseru â'r pin allbwn BAUDOUT. |
| RTSn | Allbwn | Isel | Cais i Anfon
Defnyddir y signal allbwn gweithredol-isel hwn i hysbysu'r ddyfais sydd ynghlwm (modem) bod Core16550 yn barod i anfon data. Caiff ei raglennu gan y CPU drwy'r gofrestr Rheoli Modem. |
| Tabl 4-1. Crynodeb Signal Mewnbwn/Allbwn (parhad) | |||
| Enw | Math | Polaredd | Disgrifiad |
| DTRn | Allbwn | Isel | Terfynell Data Yn Barod
Mae'r signal allbwn gweithredol-isel hwn yn hysbysu'r ddyfais sydd ynghlwm (modem) bod Core16550 yn barod i sefydlu cyswllt cyfathrebu. Mae'n cael ei raglennu gan y CPU trwy'r gofrestr Rheoli Modem. |
| ALLAN1n | Allbwn | Isel | Allbwn 1
Mae'r allbwn gweithredol-isel hwn yn signal a ddiffiniwyd gan y defnyddiwr. Mae'r CPU yn rhaglennu'r signal hwn trwy'r gofrestr Rheoli Modem ac mae wedi'i osod i'r gwerth gyferbyniol. |
| ALLAN2n | Allbwn | Isel | Allbwn 2
Mae'r signal allbwn gweithredol-isel hwn yn signal a ddiffiniwyd gan y defnyddiwr. Mae'n cael ei raglennu gan y CPU trwy'r gofrestr Rheoli Modem ac mae wedi'i osod i'r gwerth gyferbyniol. |
| INTR | Allbwn | Uchel | Ymyrraeth yn yr Arfaeth
Y signal allbwn gweithredol-uchel hwn yw'r signal allbwn ymyrraeth o Core16550. Mae wedi'i raglennu i ddod yn weithredol ar ddigwyddiadau penodol, gan hysbysu'r CPU bod digwyddiad o'r fath wedi digwydd, (am fwy o fanylion, gweler y Gofrestr Adnabod Ymyrraeth). Yna mae'r CPU yn cymryd camau priodol. |
| BAUDOUTn | Allbwn | Isel | Allan baud
Mae hwn yn signal cloc allbwn sy'n deillio o'r cloc mewnbwn ar gyfer cydamseru'r ffrwd allbwn data o SOUT. |
| RXRDYN | Allbwn | Isel | Derbynnydd yn barod i dderbyn trosglwyddiadau.
Mae'r signal allbwn gweithredol-isel hwn yn dangos bod adran derbynnydd Core16550 ar gael i ddata gael ei ddarllen. |
| TXRDYN | Allbwn | Isel | Trosglwyddydd yn barod i drosglwyddo data.
Mae'r signal gweithredol-isel hwn yn dangos i'r CPU fod gan adran trosglwyddydd Core16550 le i ysgrifennu data i'w drosglwyddo. |
| rxfifo_empty | Allbwn | Uchel | Derbyn FIFO gwag.
Mae'r signal hwn yn mynd yn UCHEL pan fydd y FIFO derbyn yn wag. |
| rxfifo_full | Allbwn | Uchel | Derbyn FIFO llawn.
Mae'r signal hwn yn mynd yn Uchel pan fydd y FIFO derbyn yn llawn. |
Diagramau Amseru (Gofyn Cwestiwn)
Mae'r adran hon yn darparu diagramau amseru o'r craidd hwn.
Cylch Ysgrifennu Data a Chylch Darllen Data (Gofynnwch Gwestiwn)
Mae Ffigur 5-1 a Ffigur 5-2 yn darlunio perthnasoedd amseru'r cylch ysgrifennu a'r cylch darllen o'i gymharu â chloc system APB, PCLK.
Cofrestru Ysgrifennu (Gofyn Cwestiwn)
Mae'r ffigur canlynol yn dangos bod y signalau Cyfeiriad, Dewis a Galluogi wedi'u cloi a rhaid iddynt fod yn ddilys cyn ymyl esgynnol PCLK. Mae ysgrifennu'n digwydd ar ymyl esgynnol y signal PCLK.
Cofrestru Darllen (Gofyn Cwestiwn)
Mae'r ffigur canlynol yn dangos bod y signalau Cyfeiriad, Dewis a Galluogi wedi'u cloi a rhaid iddynt fod yn ddilys cyn ymyl esgynnol PCLK. Mae darllen yn digwydd ar ymyl esgynnol y signal PCLK. 
Am fwy o fanylion am y disgrifiadau a'r tonffurfiau amseru, gweler manyleb AMBA.
Cydamseru Derbynnydd (Gofynnwch Gwestiwn)
Pan fydd y derbynnydd yn canfod cyflwr Isel yn y llif data sy'n dod i mewn, mae'n cydamseru ag ef. Ar ôl yr ymyl cychwyn, mae'r UART yn aros 1.5 × (hyd y bit arferol). Mae hyn yn achosi i bob bit dilynol gael ei ddarllen yng nghanol ei led. Mae'r ffigur canlynol yn darlunio'r broses gydamseru hon.
Ffigur 5-3. Cydamseru Derbynnydd
Gweithrediad y Fainc Brofi (Gofynnwch Gwestiwn)
Dim ond un fainc brawf sy'n cael ei darparu gyda Core16550: mainc brawf defnyddiwr Verilog. Mae hon yn fainc brawf syml i'w defnyddio wedi'i hysgrifennu yn Verilog. Bwriedir y fainc brawf hon ar gyfer ei haddasu gan gwsmeriaid.
Benc Profi Defnyddwyr (Gofynnwch Gwestiwn)
Mae'r ffigur canlynol yn dangos diagram bloc yr exampdylunio defnyddiwr a mainc brofi.
Ffigur 6-1. Mainc Profi Defnyddiwr Core16550
Mae'r fainc brawf defnyddiwr yn cynnwys enghraifft symlampdyluniad sy'n gwasanaethu fel cyfeirnod i ddefnyddwyr sydd am weithredu eu dyluniadau eu hunain.
Y fainc brawf ar gyfer cynample, mae dyluniad defnyddiwr yn gweithredu is-set o'r swyddogaeth a brofwyd yn y fainc brofi dilysu, am fwy o fanylion, gweler y Fainc Brofi Defnyddiwr. Yn gysyniadol, fel y dangosir yn Ffigur 6-1, mae sefydlu Core16550 yn cael ei efelychu gan ddefnyddio microreolydd ymddygiadol a chysylltiad dolen ôl efelychiedig. Er enghraifftample, mae mainc brawf defnyddwyr yn dangos y trosglwyddo a'r derbyn gan yr un uned Core16550, fel y gallwch chi gael dealltwriaeth sylfaenol o sut i ddefnyddio'r craidd hwn.
Mae'r fainc brawf defnyddiwr yn dangos y gweithrediadau sefydlu, trosglwyddo a derbyn sylfaenol ar gyfer Core16550. Mae'r fainc brawf defnyddiwr yn cyflawni'r camau canlynol:
- Ysgrifennwch at y cofrestrau rheoli.
- Gwiriwch y data a dderbyniwyd.
- Trowch drosglwyddo a derbyn ymlaen.
- Darllenwch y cofrestrau rheoli.
- Trosglwyddo a derbyn un beit.
Defnydd a Pherfformiad Dyfais (Gofyn Cwestiwn)
Mae'r tabl canlynol yn rhestru data defnydd a pherfformiad Core16550. Tabl 7-1. Defnydd a Pherfformiad Core16550 PolarFire a PolarFire SoC
| Manylion Dyfais | Adnoddau | HWRDD | |||
| Teulu | Dyfais | 4LUT | DFF | Elfennau Rhesymeg | μSRAM |
| PolarFire® | MPF100T- FCSG325I | 752 | 284 | 753 | 2 |
| PolarFire®SoC | MPFS250TS- FCSG536I | 716 | 284 | 720 | 2 |
| RTG4™ | RT4G150- 1CG1657M | 871 | 351 | 874 | 2 |
| IGLOO® 2 | M2GL050TFB GA896STD | 754 | 271 | 1021 | 2 |
| SmartFusion® 2 | M2S050TFBG A896STD | 754 | 271 | 1021 | 2 |
| SmartFusion® | A2F500M3G- STD | 1163 | 243 | 1406 | 2 |
| IGLOO®/IGLOOE | AGL600- STD/AGLE600 V2 | 1010 | 237 | 1247 | 2 |
| Cyfuniad | AFS600-STD | 1010 | 237 | 1247 | 2 |
| ProASIC® 3/E | A3P600-STD | 1010 | 237 | 1247 | 2 |
| ProASIC Plus® | APA075-STD | 1209 | 233 | 1442 | 2 |
| RTAX-S | RTAX250S- STD | 608 | 229 | 837 | 2 |
| Cyflymydd® | AX125-STD | 608 | 229 | 837 | 2 |
Problemau wedi'u Datrys (Gofynnwch Gwestiwn)
Mae'r tabl canlynol yn rhestru'r holl broblemau a ddatryswyd ar gyfer y gwahanol fersiynau Core16550.
Tabl 8-1. Materion a Datryswyd
| Fersiwn | Newidiadau |
| v3.4 | Mae Core16550 yn defnyddio Allweddair System Verilog “break” fel enw’r gofrestr a oedd yn achosi problem gwall cystrawen. Mae hyn wedi’i drwsio drwy ddisodli’r allweddair gydag enw arall. Ychwanegwyd cefnogaeth i deulu PolarFire® |
Hanes Adolygu (Gofyn Cwestiwn)
Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad diweddaraf.
Cefnogaeth FPGA microsglodyn
Mae grŵp cynhyrchion microsglodyn FPGA yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, a swyddfeydd gwerthu ledled y byd. Awgrymir bod cwsmeriaid yn ymweld ag adnoddau ar-lein Microchip cyn cysylltu â chymorth gan ei bod hi'n debygol iawn bod eu hymholiadau eisoes wedi cael eu hateb.
Cysylltwch â'r Ganolfan Cymorth Technegol drwy'r websafle yn www.microchip.com/support Soniwch am rif Rhan Dyfais FPGA, dewiswch gategori achos priodol, a dyluniad uwchlwytho files tra'n creu achos cymorth technegol.
Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.
- O Ogledd America, ffoniwch 800.262.1060
- O weddill y byd, ffoniwch 650.318.4460
- Ffacs, o unrhyw le yn y byd, 650.318.8044
Gwybodaeth Microsglodyn
Nodau masnach
Mae'r enw a'r logo “Microchip”, y logo “M”, ac enwau, logos a brandiau eraill yn nodau masnach cofrestredig ac anghofrestredig Microchip Technology Incorporated neu ei gysylltiadau a / neu is-gwmnïau yn yr Unol Daleithiau a / neu wledydd eraill (“Microchip Nodau masnach”). Mae gwybodaeth am Nodau Masnach Microsglodion ar gael yn https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN:
Hysbysiad Cyfreithiol
- Dim ond gyda chynhyrchion Microsglodyn y gellir defnyddio'r cyhoeddiad hwn a'r wybodaeth ynddo, gan gynnwys dylunio, profi ac integreiddio cynhyrchion Microsglodyn gyda'ch cais. Defnydd o'r wybodaeth hon
mewn unrhyw fodd arall yn groes i'r telerau hyn. Dim ond er hwylustod i chi y darperir gwybodaeth am gymwysiadau dyfeisiau a gall diweddariadau gael eu disodli. Eich cyfrifoldeb chi yw sicrhau bod eich cais yn cwrdd â'ch manylebau. Cysylltwch â'ch swyddfa gwerthu Microsglodion leol am gymorth ychwanegol neu, gofynnwch am gymorth ychwanegol yn www.microchip.com/en-us/support/design-help/client-support-services - DARPERIR Y WYBODAETH HON GAN MICROCHIP “FEL Y MAE”. NID YW MICROCHIP YN GWNEUD UNRHYW SYLWADAU NA GWARANTAU O UNRHYW FATH P'un ai'n MYNEGI NEU WEDI'I GYMHWYSO, YN YSGRIFENEDIG NEU AR LAFAR, STATUDOL NEU FEL ARALL, YN YMWNEUD Â'R WYBODAETH SY'N CYNNWYS OND NID YN GYFYNGEDIG I UNRHYW WARANTIAETHAU GOBLYGEDIG O ANFOESOLDEB A CHYFEIRIANNAU RHYFEDD. PWRPAS, NEU WARANTAU SY'N BERTHNASOL I GYFLWR, ANSAWDD, NEU BERFFORMIAD.
- NI FYDD MICROCHIP YN ATEBOL AM UNRHYW GOLLED, DIFROD, COST NEU DREUL ANUNIONGYRCHOL, ARBENNIG, COSBOL, DAMWEDDOL, NEU GANLYNIOL O UNRHYW FATH BETH SY'N GYSYLLTIEDIG Â'R WYBODAETH NEU EI DEFNYDD, PA BYNNAG Y ACHOSWYD, HYD YN OED OS YW MICROCHIP WEDI CAEL HYSBYSIAD O'R POSIBILRWYDD NEU BOD Y DIFROD YN RAGWELDADWY. I'R GRADDAU LLAWN A GANIATEIR GAN Y GYFRAITH, NI FYDD CYFANSWM ATEBOLRWYDD MICROCHIP AR BOB HAWLIAD MEWN UNRHYW FFORDD SY'N GYSYLLTIEDIG Â'R WYBODAETH NEU EI DEFNYDD YN UWCH NA SWM Y FFIOEDD, OS O GWBL, YR YDYCH CHI WEDI'U TALU'N UNIONGYRCHOL I MICROCHIP AM Y WYBODAETH.
- Mae defnyddio dyfeisiau Microsglodyn mewn cymwysiadau cynnal bywyd a/neu ddiogelwch yn gyfan gwbl ar risg y prynwr, ac mae'r prynwr yn cytuno i amddiffyn, indemnio a dal Microsglodyn diniwed rhag unrhyw a phob iawndal, hawliad, siwtiau, neu dreuliau sy'n deillio o ddefnydd o'r fath. Ni chaiff unrhyw drwyddedau eu cyfleu, yn ymhlyg neu fel arall, o dan unrhyw hawliau eiddo deallusol Microsglodyn oni nodir yn wahanol.
Nodwedd Diogelu Cod Dyfeisiau Microsglodyn
Sylwch ar y manylion canlynol am y nodwedd amddiffyn cod ar gynhyrchion Microsglodyn:
- Mae cynhyrchion microsglodyn yn bodloni'r manylebau sydd wedi'u cynnwys yn eu Taflen Ddata Microsglodion benodol.
- Mae microsglodyn yn credu bod ei deulu o gynhyrchion yn ddiogel pan gaiff ei ddefnyddio yn y modd a fwriadwyd, o fewn manylebau gweithredu, ac o dan amodau arferol.
- Mae microsglodyn yn gwerthfawrogi ac yn amddiffyn ei hawliau eiddo deallusol yn ymosodol. Mae ymdrechion i dorri nodweddion diogelu cod cynhyrchion Microsglodyn wedi'u gwahardd yn llym a gallant dorri Deddf Hawlfraint y Mileniwm Digidol.
- Ni all Microsglodyn nac unrhyw wneuthurwr lled-ddargludyddion arall warantu diogelwch ei god. Nid yw diogelu cod yn golygu ein bod yn gwarantu bod y cynnyrch yn “unbreakable”. Mae amddiffyniad cod yn esblygu'n gyson. Mae microsglodyn wedi ymrwymo i wella nodweddion amddiffyn cod ein cynnyrch yn barhaus.
Canllaw Defnyddiwr
© 2025 Microchip Technology Inc. a'i is-gwmnïau
Dogfennau / Adnoddau
 |
Trosglwyddydd Derbynnydd Asynchronaidd Cyffredinol MICROCHIP Core16550 [pdfCanllaw Defnyddiwr v3.4, v3.3, Trosglwyddydd Derbynnydd Asyncronig Cyffredinol Core16550, Core16550, Trosglwyddydd Derbynnydd Asyncronig Cyffredinol, Trosglwyddydd Derbynnydd Asyncronig, Trosglwyddydd Derbynnydd, Trosglwyddydd |