Logo MICROCHIP

Pecyn Sblash FPGA Polar Fire JESD204B Rhyngwyneb Annibynnol
Nodyn Cais
AN5978

Rhagymadrodd

(Gofyn Cwestiwn)

Mae'r ddogfen hon yn disgrifio sut i redeg y dyluniad demo annibynnol JESD204B ar y Polar Fire ® Splash Board gan ddefnyddio'r rhaglen GUI Demo Annibynnol JESD204B. Mae'r rhaglen GUI wedi'i becynnu ynghyd â'r dyluniad. files. Mae'r dyluniad demo yn ddyluniad cyfeirio a adeiladwyd gan ddefnyddio blociau trawsderbynydd cyflymder uchel Polar Fire a chreiddiau IP CoreJESD204BTX a CoreJESD204BRX. Mae'n gweithredu yn y modd Dolennôl trwy anfon y data CoreJESD204BTX i graidd IP CoreJESD204BRX trwy'r lonydd trawsderbynydd, sy'n cael eu dolennu'n ôl ar y bwrdd. Mae'r gosodiad dolennôl hwn yn hwyluso demo rhyngwyneb JESD annibynnol nad oes angen Trosiydd Analog-i-Ddigidol (ADC) na Throsiyddion Digidol-i-Analog (DAC) arno.
Mae gan ddyfeisiau microsglodyn Polar Fire flociau trawsderbynydd cyflym, wedi'u hymgorffori a all drin cyfraddau data sy'n amrywio o 250 Mbps i 12.5 Gbps. Mae'r modiwl trawsderbynydd (PF_XCVR) yn integreiddio sawl bloc swyddogaethol i gefnogi protocolau cyfresol cyflym lluosog o fewn yr FPGA. Safon rhyngwyneb cyfresol cyflym ar gyfer trawsnewidyddion data a ddatblygwyd gan bwyllgor JEDEC yw JESD204B. Mae safon JESD204B yn lleihau nifer y mewnbynnau ac allbynnau data rhwng y trawsnewidyddion data cyflym a'r derbynyddion.
Mae Microchip yn darparu creiddiau IP CoreJESD204BTX a CoreJESD204BRX sy'n gweithredu rhyngwynebau trosglwyddydd a derbynnydd y safon JESD204B. Mae'r creiddiau IP hyn yn hawdd i'w hintegreiddio â thrawsnewidyddion data sy'n seiliedig ar JESD204B i ddatblygu cymwysiadau lled band uchel fel trawsgludyddion seilwaith diwifr, radios wedi'u diffinio gan feddalwedd, systemau delweddu meddygol, a radar a chyfathrebu diogel. Mae'r creiddiau IP hyn yn cefnogi lledau cyswllt o x1 i x4, a chyfraddau cyswllt o 250 Mbps i 12.5 Gbps fesul lôn gan ddefnyddio is-ddosbarth 0, 1 a 2.
Am ragor o wybodaeth am weithrediad dylunio rhyngwyneb JESD204B, a'r holl flociau a chreiddiau IP angenrheidiol a grëwyd yn Libero® SoC, gweler Dylunio Demo.

Gellir rhaglennu dyluniad rhyngwyneb annibynnol JESD204B gan ddefnyddio unrhyw un o'r opsiynau canlynol:

  • Gan ddefnyddio'r .job file: I raglennu'r ddyfais gan ddefnyddio'r .job file wedi'i ddarparu ynghyd â'r dyluniad files, gweler Rhaglennu'r Dyfais Gan Ddefnyddio Flash Pro Express.
  • Defnyddio Libero SoC: I raglennu'r ddyfais gan ddefnyddio Libero SoC, gweler Rhedeg y Dyluniad Demo. Defnyddiwch yr opsiwn hwn pan fydd y dyluniad demo wedi'i addasu.

Gofynion Dylunio

(Gofyn Cwestiwn)

Mae'r tabl canlynol yn rhestru'r adnoddau sydd eu hangen i redeg y demo.
Tabl 1-1. Gofynion Dylunio

Gofyniad Fersiwn
System Weithredu Windows® 10 ac 11
Caledwedd
Pecyn Sblash Polar Fire® gyda dyfais MPF300T-1FCG484E Adolygiad 2 neu'n ddiweddarach
Meddalwedd Am yr holl fersiynau meddalwedd sydd eu hangen i greu'r dyluniad cyfeirio hwn, gweler readme.txt file a ddarperir yn y dyluniad files.
Flash Pro Express
Gweithredadwy GUI (wedi'i ddarparu gyda'r dyluniad files)
SoC Libero®

Rhagofynion

(Gofyn cwestiwn)

Cyn i chi ddechrau, gwnewch y camau canlynol:

  • Lawrlwythwch a gosodwch Libero® SoC (fel y nodir yn y websafle ar gyfer y dyluniad hwn) ar y cyfrifiadur gwesteiwr o Dogfennaeth SoC Libero.
  • Lawrlwythwch y dyluniad demo files o www.microchip.com/en-us/application-notes/an5978.
  • Gosodwch y rhaglen GUI drwy redeg setup.exe file ar gael yn y dyluniad fileffolder s: <$Design_FileCyfeiriadur_s>/mpf_an5978_df/GUI
    Ar ddiwedd y gosodiad, efallai y gofynnir i chi lawrlwytho a gosod y FPGA_GUI_Pack, os nad yw eisoes ar gael ar eich system.
  • Fel arall, gallwch lawrlwytho a gosod â llaw Pecyn_GUI_FPGA_Microsglodyn.

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Symbol 1 Pwysig: A Mae angen trwydded Libero® Gold i werthuso eich dyluniadau gan ddefnyddio'r Pecyn Polar Fire® Splash.

Dylunio Demo

(Gofyn cwestiwn)

Mae dyluniad demo Polar Fire® JESD204B wedi'i ddatblygu i ryngwynebu trawsnewidyddion data sy'n cydymffurfio â JESD204B â dyfeisiau Polar Fire. Mae'r dyluniad yn gweithredu fel a ganlyn:

  1. Mae'r bloc DATA_HANDLE_0 yn rhyngwynebu â'r GUI. Mae'r GUI yn galluogi dewis naill ai mewnbwn PRBS neu fewnbwn tonffurf.
  2. Mae'r bloc DATA_HANDLE_0 yn anfon y dewis mewnbwn ymlaen i'r bloc DATA_GENERATOR_0, sy'n cynhyrchu ac yn anfon y data mewnbwn cyfatebol i graidd IP CoreJESD204BTX.
  3. Mae craidd IP CoreJESD204BTX yn cyflawni swyddogaethau trosglwyddydd JESD204B yn seiliedig ar y ffurfweddiad ac yn trosglwyddo'r data i graidd IP PF_XCVR (trosglwyddydd-dderbynydd).
  4. Mae craidd IP CoreJESD204BRX yn derbyn y data wedi'i amgodio oherwydd bod lonydd TX ac RX y bloc PF_XCVR yn cael eu dolennu'n ôl.
  5. Mae craidd IP CoreJESD204BRX yn cyflawni swyddogaethau derbynnydd JESD204B yn seiliedig ar y ffurfweddiad ac yn trosglwyddo'r data i'r GUI ar gyfer viewy mewnbwn a ddewiswyd.

Pwysig: Pryd os dewisir gwall data neu wall cyswllt ar y GUI, mae'r bloc cynhyrchu gwallau yn cynhyrchu'r gwall hwnnw ac yn ei arddangos ar y GUI.
Mae'r ffigur canlynol yn dangos gweithrediad caledwedd demo rhyngwyneb JESD204B.

Ffigur 3-1. Diagram Bloc Gweithredu Caledwedd

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Diagram Bloc

3.1. Gweithredu'r Dyluniad (Gofyn cwestiwn)
Mae'r ffigur canlynol yn dangos gweithrediad dylunio Libero® o'r demo rhyngwyneb JESD204B.

Ffigur 3-2. Dylunio Rhyngwyneb JESD204B

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Dylunio Rhyngwyneb

Mae'r tabl canlynol yn rhestru'r signalau mewnbwn ac allbwn pwysig ar gyfer y dyluniad.
Tabl 3-1. Arwyddion Mewnbwn ac Allbwn

Arwydd Disgrifiad
Arwyddion Mewnbwn
LANE0_RXD_P a LANE0_RXD_N Mewnbynnau gwahaniaethol derbynnydd trawsgludyddion
ARST_N Ailosodiad allanol a gafwyd o switsh botwm gwthio ar y bwrdd
RX Derbynnydd rhyngwyneb UART
REF_CLK_PAD_P_0 a
REF_CLK_PAD_N_0
Cloc cyfeirio gwahaniaethol a gafwyd o'r osgiliadur 125 MHz ar y bwrdd
SEL_IN[3:0] Signal wedi'i fapio i DIPs 1, 2, 3 a 4 o switsh sleid dip SW8 a ddefnyddir i ddadfygio'r
statws a gwallau
Arwyddion Allbwn
LANE0_TXD_P a LANE0_TXD_N Allbynnau gwahaniaethol trosglwyddydd trawsyrrydd
LED_ALLAN[7:0] Signal sy'n dangos a yw'r ddolen i fyny neu i lawr
TX Trosglwyddydd rhyngwyneb UART

3.2. Ffurfweddiad IP (Gofyn cwestiwn)
Mae dyluniad caledwedd y rhyngwyneb JESD204B yn cynnwys y blociau canlynol.
3.2.1. Trin Data (Gofyn cwestiwn)
Mae'r bloc dolen ddata (DATA_HANDLE_0) yn derbyn y wybodaeth am ddewis data mewnbwn a chynhyrchu dolen neu wall data o'r GUI. Mae'r bloc hwn hefyd yn anfon yr allbwn data a dderbynnir o graidd CoreJESD204BRX a'r gwall statws data neu gyswllt i'r GUI ar gyfer viewing.
3.2.2. Cynhyrchydd Data (Gofyn cwestiwn)
Mae gan y generadur data generadur PRBS a generadur tonffurf. Mae'r generadur PRBS yn cynhyrchu patrymau PRBS7, PRBS15, PRBS23 a PRBS31. Mae modd mewnosod gwall a weithredir yn y generadur PRBS yn mewnosod gwall i'r dilyniant PRBS. Mae'r generadur tonffurf yn cynhyrchu tonffurfiau sin, dannedd llif, triongl a sgwâr. Mae'r generadur data yn bwydo patrwm prawf 64-bit i graidd y JESD204BTX, sydd wedyn yn trosglwyddo'r data i'r trawsdderbynydd.
3.2.3. PF_TPSRAM (Gofyn cwestiwn)
Mae dau enghraifft o flociau PF_TPSRAM, mae'r bloc PF_TPSRAM_C0 yn storio statws cyswllt JESD204B cyn ei anfon i'r GUI. Mae'r bloc PF_TPSRAM_C1 yn storio'r data a dderbynnir o'r CoreJESD204BRX cyn anfon y data i'r GUI.
3.2.4. Cynhyrchydd Gwallau (Gofyn cwestiwn)
Mae'r bloc generadur gwallau (ERR_GEN_0) yn cynhyrchu gwallau cyswllt trwy anfon data ar hap rhwng CoreJESD204BTX a PF_XCVR pan ddewisir cynhyrchu gwall cyswllt yn y GUI.
3.2.5. Gwiriwr_PRBS (Gofyn cwestiwn)
Mae'r gwiriwr data yn derbyn data 64-bit o graidd IP CoreJESD204BRX ac yn gwirio a yw'r data a dderbynnir yn gywir. Mae'n cynhyrchu cyfrif gwallau a signal statws, sy'n cael eu trosglwyddo i'r GUI i nodi statws. Mae'r gwiriwr data yn gwirio'r dilyniannau PRBS a gynhyrchir gan y generadur data yn unig.
3.2.6. Dadfygio LED (Gofyn cwestiwn)
Mae'r bloc dadfygio LED (LED_DEBUG_BLK_0) yn dadfygio statws cyswllt JESD204B a gwallau eraill. Pan fydd y cyswllt ar waith, mae LEDs 1, 2, 3, 4, 5 a 6 yn tywynnu, tra nad yw LEDs 7 ac 8 yn tywynnu (gyda DIP 1, 2, 3 a 4 wedi'u gosod yn isel ar y switsh sleid dip SW8).
3.2.7. Monitro_cychwyn (Gofyn cwestiwn)
Pan fydd y signal DEVICE_INIT_DONE o'r bloc Init_monitor yn mynd yn uchel, mae'r trawsderbynydd wedi'i ffurfweddu'n llwyr. Mae'r signal hwn yn cael ei gyflunio gyda signal ARST_N i gael y signal ailosod priodol ar gyfer y dyluniad.
3.2.8. AILOSOD_CREALED_PF (Gofyn cwestiwn)
Mae CoreReset_PF yn cydamseru ailosodiadau i'r parth cloc a bennwyd gan y defnyddiwr. Mae hyn yn sicrhau, er bod y datganiad yn anghydamserol, bod y negyddiad yn gydamserol â'r cloc.
3.2.9. CoreJESD204BTX (Gofyn cwestiwn)
CoreJESD204BTX yw rhyngwyneb trosglwyddydd safon JEDEC JESD204B. Ar gyfer y dyluniad demo hwn, mae'r craidd IP hwn wedi'i ffurfweddu yn Libero®, fel y dangosir yn y ffigur canlynol.

Ffigur 3-3. Ffurfweddwr CoreJESD204BTX

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Ffurfweddwr

Am ragor o wybodaeth am CoreJESD204BTX, gweler Llawlyfr CoreJESD204BTX.
3.2.10. CoreJESD204BRX (Gofynnwch Gwestiwn)
CoreJESD204BRX yw rhyngwyneb derbynnydd safon JEDEC JESD204B. Ar gyfer y dyluniad demo hwn, mae'r craidd IP hwn wedi'i ffurfweddu yn Libero®, fel y dangosir yn y ffigur canlynol.
Nodyn: I view y ffurfweddiad cyflawn, agorwch y ffurfweddydd IP o fewn y dyluniad.

Ffigur 3-4. Ffurfweddwr CoreJESD204BRX

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Ffurfweddwr 2

Am ragor o wybodaeth am CoreJESD204BRX, gweler Llawlyfr CoreJESD204BRX.
3.2.11. Rhyngwyneb Trawsyrrydd (Gofyn cwestiwn)
Mae'r trawsderbynydd cyflymder uchel Polar Fire ® (PF_XCVR) yn floc IP caled sydd wedi'i gynllunio i gefnogi cyfraddau data cyflymder uchel sy'n amrywio o 250 Mbps i 12.5 Gbps. Yn y demo hwn, mae'r bloc trawsderbynydd (PF_XCVR) wedi'i ffurfweddu yn y modd 8b10b gyda chloc cyfeirio Adfer Data Cloc (CDR) o 125 MHz i gefnogi cyfradd data o 5.0 Gbps.
Mae PLL trosglwyddo Polar Fire (PF_TX_PLL) yn darparu'r porthiant cloc cyfeirio i'r trawsdderbynydd. Mae'r cloc cyfeirio pwrpasol (PF_XCVR_REF_CLK) yn gyrru'r PF_TX_PLL i gynhyrchu'r cloc allbwn a ddymunir ar gyfer y gyfradd ddata 5.0 Gbps.
Mae'r ffigur canlynol yn dangos cyfluniad y rhyngwyneb transceiver.
Nodyn: I view y ffurfweddiad cyflawn, agorwch y ffurfweddydd IP o fewn y dyluniad.

Ffigur 3-5. Ffurfweddydd Rhyngwyneb Trawsyrrydd

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Ffurfweddwr 3

Strwythur Clocio

(Gofyn cwestiwn)

Yn y dyluniad cyfeirio, mae tri pharth cloc:

  • RX_CLK (125 MHz)
  • TX_CLK (125 MHz)
  • FAB_REF_CLK (125 MHz)

Mae'r osgiliwr grisial 125-MHz ar y bwrdd yn gyrru'r cloc cyfeirio XCVR, sy'n darparu cloc i'r DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 a C1 a DATA_HANDLE.
Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Symbol 1 Pwysig: Os os oes newid yng nghyfradd data neu gloc cyfeirio'r trawsderbynydd, rhaid i chi ail-gyflunio COREUART.
Mae'r ffigur canlynol yn dangos y strwythur clocio.
Ffigur 4-1. Strwythur Clocio

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Strwythur Clocio

Ailosod Strwythur

(Gofyn cwestiwn)

Mae'r DEVICE_INIT_DONE a'r signal ailosod allanol ARST_N wedi'u mapio i bin N4 ar y Pecyn Splash.
Mae'r signalau hyn yn cychwyn ailosod y system (FABRIC_RESET_N) trwy'r bloc res_syn_0.
Mae'r signal FABRIC_RESET_N o'r bloc res_syn_0 yn darparu ailosodiad uniongyrchol i'r modiwlau canlynol:

  • CoreJESD204BRX
  • CoreJESD204BTX
  • PF_XCVR (LANE0_PMA_ARST_N)

Yn ogystal, mae FABRIC_RESET_N wedi'i gysylltu â'r bloc cydamseru ailosod, sy'n dosbarthu signalau ailosod cydamserol i'r blociau swyddogaethol canlynol:

  • gwiriwr_prbs
  • HANDLEN_DATA
  • CYNHYRCHYDD DATA
  • ERR_GEN
  • LED_DEBUG_BLK
    Mae allbwn RX_RESET_N o'r modiwl CoreJESD204BRX yn cyflenwi signalau ailosod i:
  • Mewnbwn LANE0_PCS_ARST_N y modiwl PF_XCVR_0
  • Bloc LED_DEBUG (EPCS_0_RX_RESET_N)

Mae'r ffigur canlynol yn dangos y strwythur ailosod.
Ffigur 5-1. Ailosod Strwythur

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Ailosod Strwythur

Efelychu'r Dyluniad Polar Fire® JESD204B

(Gofyn cwestiwn)
I efelychu'r dyluniad, gwnewch y camau canlynol:

  1. Dechreuwch Libero®, a dewiswch Project > Tool Profiles….
  2. Yn yr Offeryn Profileffenestr s, dewiswch Synthesis and Simulation ar y paneli Tools a dewiswch y llwybrau cyfeiriadur gosod gweithredol diweddaraf ar gyfer y ddau offeryn hyn.

Ar gyfer Efelychu, porwch y dyluniad fileffolder s, crëwch Brosiect Libero gan ddefnyddio'r sgriptiau TCL a ddarperir, a chliciwch ar Efelychu fel y'i hamlygir yn Ffigur 6-2. Am ragor o wybodaeth, gweler Atodiad B: Rhedeg y Sgript TCL.
Darperir mainc brawf i efelychu patrwm a dewis tonffurf JESD204B PRBS. Mae'r ffigur canlynol yn dangos y rhyngweithio rhwng y fainc brawf a'r dyluniad.
Ffigur 6-1. Rhyngweithio rhwng y Fainc Brofi a Dyluniad Demo JESD204B

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Design Interaction

Mae'r fainc brawf yn cynhyrchu'r dewis prawf ar gyfer y mewnbwn PRBS (PRBS7, PRBS15, PRBS23 a PRBS31) a'r mewnbwn tonffurf (ton sin, ton dannedd llif, ton triongl a thon sgwâr). Mae hefyd yn monitro signalau statws allbwn JESD204B (SYNC_N, ALIGNED a CGS_ERR) ar gyfer gwirio cyfnodau JESD204B, a signalau statws allbwn gwiriwr PRBS O_BAD ac O_ERROR[4:0].
I efelychu'r dyluniad, yn y tab Llif Dylunio, cliciwch ddwywaith ar Efelychu o dan Verify Pre Synthesized Design. Mae'r opsiwn Efelychu wedi'i amlygu yn y ffigur canlynol.

Ffigur 6-2. Efelychu'r Dyluniad

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Efelychu'r Dyluniad

Pan fydd yr efelychiad yn cael ei gychwyn, mae'r offeryn efelychu yn llunio'r holl ffynhonnell ddylunio files, yn rhedeg yr efelychiad, ac yn ffurfweddu'r donffurf viewer i ddangos y signalau efelychu.
Nodyn: Mewn rhai achosion, gall neges ymddangos yn gofyn am ddewis ysgogiad gweithredol cyn cychwyn yr efelychiad. I ddatrys hyn, ewch i'r Hierarchaeth Ysgogiadau, cliciwch ar y dde ar PF_JESD204B_SA_TOP_TB_8b (top.v) a dewiswch Gosod fel Ysgogiad Gweithredol, fel y dangosir yn y ffigur canlynol.
Ffigur 6-3. Gosod Fel Ysgogiad Gweithredol

Pecyn Sblash FPGA Tân Polar MICROCHIP AN5978 - Ysgogiad Gweithredol

6.1. Llif Efelychu (Gofynnwch Gwestiwn)
Mae'r camau canlynol yn disgrifio llif efelychu mainc profi JESD204B:

  1. Ar y dechrau, mae'r signal NSYSRESET yn ailosod yr holl gydrannau.
  2. Ar ôl i'r bloc trawsderbynydd gael ei gychwyn, mae'r signal TB_RX_READY yn cael ei honni'n uchel.
  3. Mae'r JESD204BRX yn cyhoeddi cais cydamseru trwy yrru'r pin TB_SYNC_N yn isel.
  4. Mae'r bloc JESD204BRX yn gwirio'r nodau k28.5 a drosglwyddir gan y bloc JESD204BTX.
  5. Mae'r cyfnod CGS ac ILA yn dechrau ar ôl i'r signal TB_SYNC_N gael ei honni'n uchel.
  6. Mae'r fainc brawf yn gwirio a yw'r signal CGS_ERR yn honni'n isel ai peidio, ac yn cwblhau'r cyfnod cydamseru grŵp cod.
  7. Mae'r ddolen JESD204BRX yn honni bod y signal TB_SYNC_N yn uchel.
  8. Ar ôl cwblhau'r cyfnod CGS yn llwyddiannus, mae bloc JESD204BTX yn cychwyn y Lôn Gychwynnol
    Dilyniant Aliniad (ILA) trwy drosglwyddo pedwar aml-ffrâm yn y dilyniant canlynol:
    – Ffrâm gyntaf yn TB_TX_SOMF = 0x8
    – Ail ffrâm yn TB_TX_SOMF = 0x2
    – Trydydd ffrâm yn TB_TX_SOMF = 0x8
    – Pedwerydd ffrâm yn TB_TX_SOMF = 0x2
  9. Mae'r ddolen JESD204BRX yn dechrau derbyn pedwar aml-ffrâm yn y dilyniant canlynol:
    – Ffrâm gyntaf yn TB_TX_SOMF = 0x8
    – Ail ffrâm yn TB_TX_SOMF = 0x2
    – Trydydd ffrâm yn TB_TX_SOMF = 0x8
    – Pedwerydd ffrâm yn TB_TX_SOMF = 0x2
  10. Mae'r prawf cyfnod ILA yn pasio os yw'r holl JESD204BRX DATA_OUT yn cael ei dderbyn yn iawn gydag aliniad ffrâm.
  11. Ar ôl cwblhau'r cyfnod ILA yn llwyddiannus, mae'r bloc JESD204BTX yn mynd i mewn i'r cyfnod data.
  12. Yn y cyfnod data, mae'r data canlynol yn cael ei fwydo i'r bloc JESD204BTX: PRBS7, PRBS15, PRBS23 a PRBS31 gan ddefnyddio'r generadur PRBS.
  13. Cynhyrchir tonnau Sin, Sgwâr, Llif a Thriongl o'r generadur tonffurf.
  14. Mae'r gwiriwr PRBS yn gwirio'r patrwm PRBS a dderbyniwyd yn erbyn y patrwm PRBS disgwyliedig.
  15. Gall allbwn y tonffurf fod viewwedi'i ddewis yn y ffenestr efelychu ar y dewis tonnau cyfatebol fel y dangosir yn Ffigur 6-5.
  16. Os nad yw'r gwiriwr data yn canfod unrhyw wall, mae'r fainc brawf yn cyhoeddi neges TESTBENCH PASSED yn nodi bod yr efelychiad wedi bod yn llwyddiannus. Os canfyddir gwall, mae'r fainc brawf yn cyhoeddi neges TESTBENCH FAILED i nodi bod y fainc brawf wedi methu.
    Tra bod yr efelychiad yn rhedeg, gallwch weld statws yr achosion prawf yn ffenestr Trawsgrifiad Model Sim, fel y dangosir yn y ffigur canlynol.

Ffigur 6-4. Ffenestr Trawsgrifio

Pecyn Sblasio FPGA Polar Fire MICROCHIP AN5978 - Ffenestr Drawsgrifio

Ar ôl efelychu, mae'r ffenestr Tonffurf yn dangos y tonffurfiau efelychu fel y dangosir yn y ffigur canlynol.
Nodyn: Chi efallai y byddwch yn sylwi ar rai rhybuddion yn y log. Mae'r rhain yn ymddangos oherwydd nad yw UART yn cael ei ddefnyddio yn yr efelychiad. Mae'r efelychiad yn canolbwyntio ar JESD yn unig, tra bod UART a RAM wedi'u cynnwys at ddibenion GUI.
Ffigur 6-5. Ffenestr Tonffurf Efelychu

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Ffenestr Tonffurf

Sefydlu'r Demo

(Gofyn cwestiwn)

Ar ôl cynhyrchu'r llif bit, rhaid rhaglennu'r ddyfais Polar Fire®. I raglennu'r ddyfais Polar Fire, perfformiwch y camau canlynol:

  1. Gwnewch yn siŵr bod gosodiadau'r siwmper ar y bwrdd yr un fath â'r rhai a restrir yn y tabl canlynol.
    Tabl 7-1. Gosodiadau Siwmper
    Siwmper Disgrifiad  Diofyn
    J11 Cau pin 1 a 2 ar gyfer rhaglennu trwy'r sglodion FTDI.
    Agorwch bin 1 a 2 ar gyfer rhaglennu trwy ddyfais FlashPro4 neu FlashPro5 allanol.
    Agor
    J3 Siwmper i ddewis y gyfrol graiddtage.
    Caewch bin 1 a 2 am 1.05 V.
    Agorwch bin 1 a 2 am 1.0 V.
    Ar gau
    J10 Caewch bin 1 a 2 ar gyfer rhaglennu trwy'r fflach SPI allanol.
    Os yw J10 ar agor, mae'n caniatáu rhaglennu caethweision SPI gan ddefnyddio'r sglodion FTDI.
    Agor
  2. Cysylltwch y cebl cyflenwad pŵer â'r cysylltydd J2 ar y bwrdd.
  3. Cysylltwch y cebl USB o'r cyfrifiadur gwesteiwr i'r J1 (porthladd FTDI) ar y bwrdd.
  4. Trowch y bwrdd ymlaen gan ddefnyddio'r switsh sleid SW1.
    Pan fydd y bwrdd wedi'i droi ymlaen, mae LEDs y cyflenwad pŵer 1 i 4 yn tywynnu. Am ragor o wybodaeth am LEDs ar y Bwrdd Polar Fire Splash, gweler UG0786: Canllaw Defnyddiwr Pecyn Polar Fire FPGA Splash.
  5. Yn y tab Libero Design Flow, cliciwch ddwywaith ar Run PROGRAM Action.

I view y log cyfatebol file, llywiwch i'r tab Adroddiadau, cliciwch ar y dde Rhedeg Gweithred Rhaglen a dewiswch View Adroddiad.
Pan fydd y ddyfais wedi'i rhaglennu'n llwyddiannus, mae marc tic gwyrdd yn ymddangos fel y dangosir yn y ffigur canlynol. Am wybodaeth am sut i redeg demo annibynnol JESD204B, gweler Rhedeg y Demo.

Ffigur 7-1. Rhaglennu Dyfais Wedi'i Gwblhau

Pecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Rhaglennu Dyfais

Rhaglennu'r Dyfais Gan Ddefnyddio Flash Pro Express

(Gofyn cwestiwn)
Mae'r adran hon yn disgrifio sut i raglennu'r ddyfais Polar Fire® gyda'r swydd raglennu file gan ddefnyddio Flash Pro Express. Y .job file ar gael yn y dyluniad canlynol filelleoliad ffolder s: mpf_an5978_df/Rhaglennu_Fileswydd uchaf/safle.

I raglennu'r ddyfais, gwnewch y camau canlynol:

  1. Ar y cyfrifiadur gwesteiwr, lansiwch feddalwedd Flash Pro Express.
  2. I greu prosiect newydd, cliciwch ar Newydd neu Brosiect Swydd Newydd o Flash Pro Express Job o'r ddewislen Prosiect.
  3. Rhowch y canlynol yn y Prosiect Swydd Newydd o flwch deialog Flash Pro Express Job:
    - Swydd rhaglennu file: Cliciwch Pori a llywio i'r lleoliad lle mae'r swydd file wedi ei leoli a dewiswch y fileY lleoliad diofyn yw: mpf_an5978_df/Programming_Fileswydd uchaf/safle.
    – Lleoliad prosiect swydd Flash Pro Express: Cliciwch Pori a llywiwch i leoliad prosiect Flash Pro Express.
    Ffigur 8-1. Prosiect Swydd Newydd o Flash Pro Express JobPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Prosiect Swydd Newydd
  4. Cliciwch OK. Y rhaglennu gofynnol file wedi'i ddewis ac yn barod i'w raglennu yn y ddyfais.
  5. Mae ffenestr Flash Pro Express yn ymddangos, fel y dangosir yn y ffigur canlynol. Cadarnhewch fod rhif rhaglennwr yn ymddangos yn y maes Rhaglennwr. Os na, cadarnhewch gysylltiadau'r bwrdd a chliciwch ar Adnewyddu/Ail-sganio Rhaglenwyr.
    Ffigur 8-2. Rhaglennu'r DyfaisPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Rhaglennu'r Dyfais
  6. Cliciwch RUN. Pan fydd y ddyfais wedi'i rhaglennu'n llwyddiannus, dangosir statws RUN PASSED fel y dangosir yn y ffigur canlynol.
    Ffigur 8-3. FlashPro Express - RHEDEG PASSPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - FlashPro Express
  7. Caewch Flash Pro Express neu cliciwch Ymadael yn y tab Prosiect.

Rhedeg y Demo

(Gofyn cwestiwn)

Mae'r adran hon yn disgrifio sut i ddefnyddio'r rhyngwyneb defnyddiwr rhyngwyneb JESD204B i redeg y demo JESD204B ar y Polar Fire® Splash Board.
9.1. Gosod y rhyngwyneb defnyddiwr rhyngwynebol (Gofyn cwestiwn)
I redeg y demo, gosodwch y GUI JESD204B. Mae'r GUI yn caniatáu dewis gwahanol batrymau prawf PRBS fel mewnbwn, ac yn arddangos signalau statws JESD204B a'r statws PRBS a dderbyniwyd o'r bwrdd.
Mae'r tab Tonffurf y GUI yn dangos y tonffurfiau allbwn a dderbynnir o'r bwrdd ar gyfer pob tonffurf a ddewisir fel mewnbwn.

I osod y GUI, perfformiwch y camau canlynol:

  1. Gosodwch y rhaglen JESD204B_GUI (setup.exe) o'r dyluniad canlynol fileffolder s: mpf_an5978_df/GUI.
  2. I gychwyn y rhaglen GUI, cliciwch ddwywaith ar y rhaglen JESD204B_GUI o'r cyfeiriadur gosod.

9.2. Rhedeg y Dyluniad Demo (Gofyn cwestiwn)
I redeg y demo JESD204B, perfformiwch y camau canlynol:

  1. Cysylltwch y siwmperi a gosodwch y Polar Fire® Splash Board fel y disgrifir yng nghamau 1 i 4 o Sefydlu'r Demo.
  2. Yn y Rheolwr Dyfeisiau ar y cyfrifiadur gwesteiwr, nodwch y porthladd COM sy'n gysylltiedig â'r trawsnewidydd cyfresol USB
    C. I benderfynu ar y porthladd COM, gwiriwch y maes Lleoliad ym mhriodweddau pob porthladd COM.
  3. Ar ddewislen Cychwyn y cyfrifiadur gwesteiwr, cliciwch ar JESD204B_GUI.
  4. O'r rhestr o borthladdoedd COM, dewiswch y porthladd COM a nodwyd yng ngham 2, a chliciwch ar Cysylltu, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-1. Dewis Porthladd COMPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Dewis Porthladd COMPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Symbol 1 Pwysig: Porthladd gall y niferoedd amrywio. Yn yr enghraifft honample, porthladd COM 32 yw'r porthladd cywir i'w ddewis.
    Ar ôl cysylltiad llwyddiannus, mae'r dangosydd Cysylltiad Gwesteiwr yn troi'n wyrdd, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-2. Cysylltiad Gwesteiwr LlwyddiannusPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Cysylltiad Gwesteiwr LlwyddiannusMae'r tabl canlynol yn rhestru'r signalau statws a ddangosir yn y GUI JESD204B.
    Tabl 9-1. Signalau Statws yn y GUI JESD204B
    Arwydd Disgrifiad
    Cysylltiad Gwesteiwr Yn dangos statws cyfathrebu UART.
    Statws Cyswllt Yn dangos statws y cyswllt cyfathrebu rhwng TX ac RX.
    CYSYNC_N Yn dynodi statws JESD204B.
    ALLWEDDOL Yn dangos bod pob lôn trawsderbynnydd wedi'i halinio.
    RX DILYS Yn dangos bod data RX yn ddilys. Yn y modd 8b10b, yn dangos bod aliniad coma wedi digwydd a bod y CDR wedi'i gloi.
    Statws PRBS Yn dynodi gwall PRBS.
    Cyfrif Gwallau Yn darparu nifer y gwallau a ddigwyddodd yn ystod gwiriad PRBS
    CGS_ERR Yn dynodi gwall cydamseru grŵp cod.
    NIT_ERR Yn dynodi gwall "ddim yn y tabl".
    Gwall Disp Yn dynodi gwall anghydraddoldeb.
    LINK_CD_ERR Yn dynodi anghydweddiad data ffurfweddu cyswllt.
    UCC_ERR Yn dynodi gwall “cymeriad rheoli annisgwyl”.
  5. O'r rhestr Dewis Mewnbwn, dewiswch y patrwm i'w drosglwyddo, a chliciwch ar DECHRAU, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-3. Dewis PatrwmPecyn Sblash FPGA Tân Polar MICROCHIP AN5978 - Dewis PatrwmAnfonir y patrwm a ddewiswyd dros y ddolen drosglwyddo gyfresol a'i dderbyn gan CoreJESD204BRX, sy'n gwirio am wallau. Ar unrhyw adeg, gellir monitro statws y JESD204B gan ddefnyddio'r signalau statws ar y GUI, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-4. Statws Cyswllt a Statws JESD204BPecyn Sblasio FPGA Polar Fire MICROCHIP AN5978 - Statws y Cyswllt
  6. I gynhyrchu gwall yn y data PRBS, cliciwch Cynhyrchu Gwall Data.
    Mae dangosydd Statws PRBS yn troi'n goch, ac mae'r maes Cyfrif Gwallau yn dangos nifer y gwallau, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-5. Gwall DataPecyn Sblash FPGA Polar Fire MICROCHLIP AN5978 - Gwall Data
  7. Cliciwch Clirio Gwall i glirio'r gwallau yn y data PRBS ac ailosod statws y PRBS.
    Mae dangosydd Statws PRBS yn troi'n wyrdd, ac mae'r Cyfrif Gwallau yn newid i 0, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-6. Gwall Data Wedi'i GlirioPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Gwall Data wedi'i Glirio
  8. I gynhyrchu gwall cyswllt rhwng CoreJESD204BTX a lôn y trawsderbynydd, cliciwch ar Gynhyrchu Gwall Cyswllt.
    Mae'r dangosyddion Statws Cyswllt, SYNC_N, ALIGNED, RX VALID, DISP_ERR a CGS_ERROR yn troi'n goch, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-7. Gwall CyswlltPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Gwall Cyswllt
  9. I glirio'r gwall cyswllt, cliciwch Clirio Gwall.
    Mae'r dangosyddion statws yn troi'n wyrdd, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-8. Gwall Clirio CyswlltPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Gwall Cyswllt Clirio
  10. I newid y patrwm, dewiswch Driongl o'r rhestr Dewis Mewnbwn.
    Anfonir y patrwm a ddewiswyd dros y ddolen drosglwyddo gyfresol a'i dderbyn gan CoreJESD204BRX. Ar unrhyw adeg, gellir monitro statws y JESD204B gan ddefnyddio'r signalau statws ar y GUI.
  11. I view y donffurf a dderbyniwyd o CoreJESD204BRX, cliciwch y tab Tonffurf, fel y dangosir yn y ffigur canlynol.
    Ffigur 9-9. Tonffurf TrionglPecyn Sblash FPGA Polar Fire MICROCHIP AN5978 - Tonffurf Triongl
  12. I orffen y demo, cliciwch Stopio a chau'r GUI.

Atodiad A: Cyfeiriadau

(Gofyn cwestiwn)

Mae'r adran hon yn rhestru dogfennau sy'n darparu rhagor o wybodaeth am y safon JESD204B a'r creiddiau IP a ddefnyddir yn y dyluniad demo.

Atodiad B: Rhedeg y Sgript TCL

(Gofyn cwestiwn)

Darperir sgriptiau TCL yn y dyluniad files ffolder o dan cyfeiriadur HW. Os oes angen, gellir atgynhyrchu'r llif dylunio o'r Cynllun Gweithredu hyd at greu swyddi fileI redeg y TCL, perfformiwch y camau canlynol:

  1. Lansiwch y feddalwedd Libero®.
  2. Dewiswch Prosiect > Cyflawni Sgript….
  3. Cliciwch Pori a dewiswch script.tcl o'r cyfeiriadur HW wedi'i lawrlwytho.
  4. Cliciwch Rhedeg.

Ar ôl gweithredu sgript TCL yn llwyddiannus, crëir prosiect Libero o fewn cyfeiriadur HW. Am ragor o wybodaeth am sgriptiau TCL, gweler mpf_an5978_df/HW/TCL_Script_readme.txt.
Am fwy o fanylion am orchmynion TCL, gweler Canllaw Cyfeirio Gorchmynion TCL. Os oes gennych unrhyw ymholiadau wrth redeg y sgript TCL, cysylltwch â Chymorth Technegol.

Hanes Adolygu

(Gofyn cwestiwn)

Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad cyfredol.

Adolygu  Dyddiad  Disgrifiad
A 08/2025 Dyma restr o'r newidiadau a wnaed yn fersiwn A o'r ddogfen:
• Cafodd y ddogfen ei symud i'r templed Microchip.
• Diweddarwyd rhif y ddogfen o 50200796 i DS00005978.
• Diweddarwyd ID y ddogfen o DG0796 i AN5978.
3.0 Mae'r ddogfen hon wedi'i diweddaru mewn perthynas â rhyddhad Libero® SoC Polar Fire v2.2.
2.0 Mae'r ddogfen hon wedi'i diweddaru mewn perthynas â rhyddhad Libero SoC Polar Fire v2.1.
1.0 Cyhoeddiad cyntaf y ddogfen hon.

Cefnogaeth FPGA microsglodyn

Mae grŵp cynhyrchion microsglodyn FPGA yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, a swyddfeydd gwerthu ledled y byd.
Awgrymir i gwsmeriaid ymweld ag adnoddau ar-lein Microchip cyn cysylltu â'r tîm cymorth gan ei bod yn debygol iawn bod eu hymholiadau eisoes wedi'u hateb.
Cysylltwch â'r Ganolfan Cymorth Technegol drwy'r websafle yn www.microchip.com/support. Soniwch am rif Rhan Dyfais FPGA, dewiswch gategori achos priodol, a dyluniad uwchlwytho files tra'n creu achos cymorth technegol.
Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.

  • O Ogledd America, ffoniwch 800.262.1060
  • O weddill y byd, ffoniwch 650.318.4460
  • Ffacs, o unrhyw le yn y byd, 650.318.8044

Gwybodaeth Microsglodyn

Nodau masnach
Mae'r enw a'r logo “Microchip”, y logo “M”, ac enwau, logos a brandiau eraill yn nodau masnach cofrestredig ac anghofrestredig Microchip Technology Incorporated neu ei gysylltiadau a / neu is-gwmnïau yn yr Unol Daleithiau a / neu wledydd eraill (“Microchip Nodau masnach”). Mae gwybodaeth am Nodau Masnach Microsglodion ar gael yn https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Hysbysiad Cyfreithiol
Dim ond gyda chynhyrchion Microsglodyn y gellir defnyddio'r cyhoeddiad hwn a'r wybodaeth sydd ynddo, gan gynnwys dylunio, profi ac integreiddio cynhyrchion Microsglodyn gyda'ch cais. Mae defnyddio'r wybodaeth hon mewn unrhyw ffordd arall yn torri'r telerau hyn. Dim ond er hwylustod i chi y darperir gwybodaeth am gymwysiadau dyfeisiau a gall diweddariadau gael eu disodli. Eich cyfrifoldeb chi yw sicrhau bod eich cais yn cwrdd â'ch manylebau. Cysylltwch â'ch swyddfa gwerthu Microsglodion leol am gymorth ychwanegol neu, gofynnwch am gymorth ychwanegol yn www.microchip.com/en-us/support/design-help/client-support-services.

DARPERIR Y WYBODAETH HON GAN MICROCHIP “FEL Y MAE”. NID YW MICROCHIP YN GWNEUD UNRHYW SYLWADAU NA GWARANTAU O UNRHYW FATH P'un ai'n MYNEGI NEU WEDI'I GYMHWYSO, YN YSGRIFENEDIG NEU AR LAFAR, STATUDOL NEU FEL ARALL, YN YMWNEUD Â'R WYBODAETH SY'N CYNNWYS OND NID YN GYFYNGEDIG I UNRHYW WARANTIAETHAU GOBLYGEDIG O ANFOESOLDEB A CHYFEIRIANNAU RHYFEDD. PWRPAS, NEU WARANTAU SY'N BERTHNASOL I GYFLWR, ANSAWDD, NEU BERFFORMIAD.
NI FYDD MICROCHIP YN ATEBOL AM UNRHYW GOLLED ANUNIONGYRCHOL, ARBENNIG, OEDIOL NEU GANLYNIADOL, DIFROD, COST, NEU DREUL O UNRHYW FATH BETH OEDD YN BERTHNASOL I'R WYBODAETH NEU EI DEFNYDD, FODD WEDI ACHOSI, WEDI MAI WEDI EI ACHOSI. POSIBL NEU MAE Y DIFRODAU YN RHAGWELADWY. I'R MAINT LLAWN A GANIATEIR GAN Y GYFRAITH, NI FYDD CYFANSWM ATEBOLRWYDD MICROCHIP AR HOLL HAWLIADAU MEWN UNRHYW FFORDD SY'N GYSYLLTIEDIG Â'R WYBODAETH NEU EI DEFNYDDIO YN FWY NA SWM Y FFÏOEDD, OS OES RHAI, CHI WEDI TALU'N UNIONGYRCHOL I MICROCHIP AM Y WYBODAETH.
Mae defnyddio dyfeisiau Microsglodyn mewn cymwysiadau cynnal bywyd a/neu ddiogelwch yn gyfan gwbl ar risg y prynwr, ac mae'r prynwr yn cytuno i amddiffyn, indemnio a dal Microsglodyn diniwed rhag unrhyw a phob iawndal, hawliad, siwtiau, neu dreuliau sy'n deillio o ddefnydd o'r fath. Ni chaiff unrhyw drwyddedau eu cyfleu, yn ymhlyg neu fel arall, o dan unrhyw hawliau eiddo deallusol Microsglodyn oni nodir yn wahanol.

Nodwedd Diogelu Cod Dyfeisiau Microsglodyn
Sylwch ar y manylion canlynol am y nodwedd amddiffyn cod ar gynhyrchion Microsglodyn:

  • Mae cynhyrchion microsglodyn yn bodloni'r manylebau sydd wedi'u cynnwys yn eu Taflen Ddata Microsglodion benodol.
  • Mae microsglodyn yn credu bod ei deulu o gynhyrchion yn ddiogel pan gaiff ei ddefnyddio yn y modd a fwriadwyd, o fewn manylebau gweithredu, ac o dan amodau arferol.
  • Mae microsglodyn yn gwerthfawrogi ac yn amddiffyn ei hawliau eiddo deallusol yn ymosodol. Mae ymdrechion i dorri nodweddion diogelu cod cynhyrchion Microsglodyn wedi'u gwahardd yn llym a gallant dorri Deddf Hawlfraint y Mileniwm Digidol.
  • Ni all Microsglodyn nac unrhyw wneuthurwr lled-ddargludyddion arall warantu diogelwch ei god. Nid yw diogelu cod yn golygu ein bod yn gwarantu bod y cynnyrch yn “unbreakable”.
    Mae amddiffyniad cod yn esblygu'n gyson. Mae microsglodyn wedi ymrwymo i wella nodweddion amddiffyn cod ein cynnyrch yn barhaus.

Logo MICROCHIP Nodyn Cais
© 2025 Microchip Technology Inc. a'i is-gwmnïau
DS00005978A –

Dogfennau / Adnoddau

Pecyn Sblash FPGA Tân Polar MICROCHIP AN5978 [pdfCanllaw Defnyddiwr
Pecyn Sblash FPGA Tân Polar AN5978, AN5978, Pecyn Sblash FPGA Tân Polar, Pecyn Sblash FPGA Tân, Pecyn Sblash FPGA, Pecyn Sblash

Cyfeiriadau

Gadael sylw

Ni fydd eich cyfeiriad e-bost yn cael ei gyhoeddi. Mae meysydd gofynnol wedi'u marcio *