intel v19.4.2 CPRI FPGA IP
Gwybodaeth Cynnyrch
| Fersiwn | Disgrifiad | Effaith | Gwybodaeth Gysylltiedig |
|---|---|---|---|
| v19.6.0 | Cefnogaeth ychwanegol ar gyfer modd Ffordd Osgoi GMII Ethernet PCS. Wedi adio paramedr Ethernet Ffordd Osgoi PCS. |
— | Intel Quartus Prime Pro Edition: Fersiwn 22.3 Meddalwedd a Nodiadau Rhyddhau Cymorth Dyfais |
| v19.5.0 | Ychwanegwyd cefnogaeth Spyglass CDC ar gyfer teilsen F Intel Agilex dyfeisiau. |
— | Intel Quartus Prime Pro Edition: Fersiwn 22.2 Meddalwedd a Nodiadau Rhyddhau Cymorth Dyfais |
| v19.4.3 | Cefnogaeth ychwanegol i efelychydd QuestaSim *. Wedi dileu cefnogaeth ar gyfer ModelSim* SE ac efelychydd NCSim. |
— | Intel Quartus Prime Pro Edition: Fersiwn 22.1 Meddalwedd a Nodiadau Rhyddhau Cymorth Dyfais |
| v19.4.2 | Ychwanegwyd cefnogaeth Cyfradd Bit Llinell CPRI 1.2288G ar gyfer Intel Agilex Dyfeisiau teils-F. |
— | Intel Quartus Prime Pro Edition: Fersiwn 21.4 Meddalwedd a Nodiadau Rhyddhau Cymorth Dyfais |
| v19.4.0 | Ychwanegwyd paramedr newydd: Cynhyrchu exampdylunio ar gyfer (ED_TYPE). Cefnogaeth ychwanegol ar gyfer dyfeisiau teils-F Intel Agilex. Ychwanegwyd newydd paramedr: Galluogi ail-gydamseru rhif ffrâm radio CPRI i gwerth dymunol. Ychwanegwyd signal newydd: aux_bfn_resync_value [11:0]. Wedi adio Cefnogaeth efelychydd Xcelium * ar gyfer Design Example. |
— | Amh |
| v19.3.0 | Gwell Cyfyngiad Dylunio Synopsys file. Gallu ychwanegol i cyfyngu pob achos yn benodol fel nad oes unrhyw gyfyngiadau gorgyffwrdd rhwng achosion CPRI o wahanol ffurfweddau. |
— | Intel Quartus Prime Pro Edition: Fersiwn 20.4 Meddalwedd a Nodiadau Rhyddhau Cymorth Dyfais |
| v19.2.0 | Cefnogaeth ychwanegol ar gyfer dyfeisiau E-deils Intel Stratix 10. Wedi adio paramedrau newydd: Teilsen transceiver i'w defnyddio a Galluogi Reed-Solomon Cywiro Gwall Ymlaen (RS-FEC). |
— | Intel Quartus Prime Pro Edition: Fersiwn 19.2 Meddalwedd a Nodiadau Rhyddhau Cymorth Dyfais |
| v18.1 | Wedi newid enw'r IP i CPRI Intel FPGA IP yn Intel Catalog IP Quartus Prime. Wedi'i ailenwi'n baramedr IP: Altera Debug Master Endpoint (ADME) i Brodorol PHY Debug Master Endpoint (NPDME). |
— | Amh |
Cyfarwyddiadau Defnydd Cynnyrch
- Sicrhewch fod gennych y fersiwn ofynnol o Intel Quartus Prime Pro Edition wedi'i osod.
- Cyfeiriwch at y fersiwn benodol o'r CPRI Intel FPGA IP a restrir yn y tabl uchod i gael gwybodaeth fanwl am ei nodweddion a'i welliannau.
- Dilynwch y cyfarwyddiadau a ddarperir yn y dogfennau gwybodaeth cysylltiedig ar gyfer pob fersiwn i ffurfweddu a defnyddio'r CPRI Intel FPGA IP yn iawn.
- Os ydych chi'n defnyddio efelychydd, gwnewch yn siŵr eich bod chi'n defnyddio'r efelychydd â chymorth a grybwyllir yn nisgrifiad y fersiwn priodol.
- Am unrhyw gymorth neu adborth pellach, cyfeiriwch at yr adran “Anfon Adborth” yn y llawlyfr defnyddiwr neu cysylltwch â'r tîm cymorth cynnyrch.
Nodiadau Rhyddhau Craidd IP CPRI Intel® FPGA
Gall rhif fersiwn Intel FPGA IP (XYZ) newid gyda phob fersiwn meddalwedd Intel Quartus® Prime. Newid yn:
- Mae X yn dynodi adolygiad mawr o'r IP. Os ydych chi'n diweddaru meddalwedd Intel Quartus Prime, rhaid i chi adfywio'r IP.
- Mae Y yn nodi bod yr IP yn cynnwys nodweddion newydd. Adnewyddwch eich IP i gynnwys y nodweddion newydd hyn.
- Mae Z yn nodi bod yr IP yn cynnwys mân newidiadau. Adnewyddwch eich IP i gynnwys y newidiadau hyn.
Gwybodaeth Gysylltiedig
- Cyflwyniad i Intel FPGA IP Cores
- Canllaw Defnyddiwr IP CPRI Intel FPGA
CPRI Intel FPGA IP v19.6.0
Tabl 1 . v19.6.0 2022.11.15
| Fersiwn Intel Quartus Prime Pro Edition | Disgrifiad | Effaith |
| 22.3 | Cefnogaeth ychwanegol ar gyfer modd Ffordd Osgoi GMII Ethernet PCS. | — |
| Ychwanegwyd paramedr Ffordd Osgoi Ethernet PCS. | — | |
| Ychwanegwyd y signalau canlynol (ar gael pan fydd y Ffordd Osgoi Ethernet PCS paramedr wedi'i droi ymlaen):
• gmii_rx_fifo_rvalid • gmii_rx_fifo_rdata • gmii_tx_fifo_wready • gmii_tx_fifo_wdata |
— |
Intel Quartus Prime Pro Edition: Fersiwn 22.3 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI Intel FPGA IP v19.5.0
Tabl 2. v19.5.0 2022.10.07
| Fersiwn Intel Quartus Prime Pro Edition | Disgrifiad | Effaith |
| 22.2 | Ychwanegwyd y gefnogaeth newid cyfradd deinamig ar gyfer dyfeisiau teils-F Intel Agilex™ yn CPRI Intel FPGA IP a Design Example. | — |
| Ychwanegwyd y signalau canlynol: | — | |
| • ehip_tx_pll_refclk_hs_link | ||
| • ehip_tx_pll_refclk_ls_link | ||
| • ehip_rx_cdr_refclk_hs_link | ||
| • ehip_rx_cdr_refclk_ls_link | ||
| Ychwanegwyd cefnogaeth Spyglass CDC ar gyfer dyfeisiau teils-F Intel Agilex. | — |
Gwybodaeth Gysylltiedig
Intel Quartus Prime Pro Edition: Fersiwn 22.2 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI Intel FPGA IP v19.4.3
Tabl 3 . v19.4.3 2022.07.01
| Fersiwn Intel Quartus Prime Pro Edition | Disgrifiad | Effaith |
| 22.1 | Cefnogaeth ychwanegol i efelychydd QuestaSim *. | — |
| Wedi dileu cefnogaeth ar gyfer ModelSim * SE ac efelychydd NCSim. | — |
Gwybodaeth Gysylltiedig
Intel Quartus Prime Pro Edition: Fersiwn 22.1 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI Intel FPGA IP v19.4.2
Tabl 4 . v19.4.2 2022.04.04
| Fersiwn Intel Quartus Prime Pro Edition | Disgrifiad | Effaith |
| 21.4 | Ychwanegwyd cefnogaeth Cyfradd Didau Llinell CPRI 1.2288G ar gyfer dyfeisiau teils-F Intel Agilex. | — |
Gwybodaeth Gysylltiedig
Intel Quartus Prime Pro Edition: Fersiwn 21.4 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI Intel FPGA IP v19.4.0
Tabl 5 . v19.4.0 2021.11.11
| Fersiwn Intel Quartus Prime Pro Edition | Disgrifiad | Effaith |
| 21.2 | Ychwanegwyd paramedr newydd: Cynhyrchu exampdylunio le ar gyfer (ED_TYPE) | — |
| 21.1 | Cefnogaeth ychwanegol ar gyfer dyfeisiau teils-F Intel Agilex. | — |
| Ychwanegwyd paramedr newydd: Galluogi ail-gydamseru rhif ffrâm radio CPRI i'r gwerth a ddymunir. | — | |
| Ychwanegwyd signal newydd: aux_bfn_resync_value [11:0]. | — | |
| Ychwanegwyd cefnogaeth efelychydd Xcelium * ar gyfer Design Example. | — |
Gwybodaeth Gysylltiedig
- Intel Quartus Prime Pro Edition: Fersiwn 21.1 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
- Intel Quartus Prime Pro Edition: Fersiwn 21.2 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI Intel FPGA IP v19.3.0
Tabl 6. v19.3.0 2021.03.05
| Fersiwn Intel Quartus Prime Pro Edition | Disgrifiad | Effaith |
| 20.4 | Cefnogaeth ychwanegol ar gyfer dyfeisiau E-deils Intel Agilex. | — |
| Ychwanegwyd cefnogaeth cyfradd didau llinell 12165.12 Mbps ar gyfer dyfeisiau Intel Arria® 10. | — | |
| Gwell Cyfyngiad Dylunio Synopsys file. Gallu ychwanegol i gyfyngu pob achos yn benodol fel nad oes unrhyw gyfyngiadau yn gorgyffwrdd rhwng achosion CPRI o wahanol ffurfweddiadau. | — | |
| Ychwanegwyd 3072.0 Mbps, 6144.0 Mbps a 12165.12 Mbps cefnogaeth cyfraddau didau llinell ar gyfer dyfeisiau E-deils Intel Stratix® 10. | — |
Gwybodaeth Gysylltiedig
Intel Quartus Prime Pro Edition: Fersiwn 20.4 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI Intel FPGA IP v19.2.0
Tabl 7 . v19.2.0 2019.10.01
| Fersiwn Intel Quartus Prime Pro Edition | Disgrifiad | Effaith |
| 19.2 | Cefnogaeth ychwanegol ar gyfer dyfeisiau E-deils Intel Stratix 10. | — |
| Ychwanegwyd paramedrau newydd: Teilsen transceiver i'w defnyddio a
Galluogi Cywiro Gwall Ymlaen Reed-Solomon (RS-FEC). |
— |
Gwybodaeth Gysylltiedig
Intel Quartus Prime Pro Edition: Fersiwn 19.2 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI Intel FPGA IP v18.1
Tabl 8. v18.1 2019.05.17
| Fersiwn Intel Quartus Prime | Disgrifiad | Effaith |
| 18.1 | Wedi newid enw'r IP i CPRI Intel FPGA IP yng Nghatalog IP Intel Quartus Prime. | — |
| Wedi'i ailenwi'n baramedr IP: Prif bwynt dadfygio Altera (ADME) i Man Terfyn Meistr Dadfygio PHY Brodorol (NPDME). | — | |
| Ychwanegwyd cofrestr newydd: IP_INFO. | — | |
| Ychwanegwyd did cofrestr newydd yn TX_SCR Register: tx_scr_active. | — | |
| Ychwanegwyd cofrestr DEBUG_STATUS ar wrthbwyso 0xA0 | ||
| Ychwanegwyd cefnogaeth cyfradd didau llinell 12165.12 Mbps a 24330.24 Mbps ar gyfer dyfeisiau Intel Stratix 10. | ||
| Ychwanegwyd y modd clocio craidd Hybrid. | ||
| Cefnogaeth ychwanegol ar gyfer rhyngwyneb 64-bit. |
Gwybodaeth Gysylltiedig
- Intel Quartus Prime Pro Edition: Fersiwn 18.1 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
- Intel Quartus Prime Standard Edition: Fersiwn 18.1 Nodiadau Rhyddhau Cymorth Meddalwedd a Dyfais
CPRI v7.0 IP Craidd v17.1
Tabl 9. Fersiwn 17.1 Ionawr 2019
| Disgrifiad | Effaith |
| Rhyddhad cyntaf craidd IP CPRI v7.0. | — |
| Wedi'i wirio yn y meddalwedd Intel Quartus Prime v17.1. | — |
| Mae dyfeisiau Intel Stratix 10 gyda throsglwyddyddion teils H- a L- bellach ar gael yn Intel Quartus Prime Pro Edition v17.1 ar gyfer holl gyfraddau didau llinell CPRI ac eithrio 0.6144 Gbps. |
— |
| Ychwanegwyd paramedr newydd: Lled llwybr data. | |
| Galluogi awto-negodi cyfradd didau llinell ar gael nawr ar gyfer dyfeisiau Intel Stratix 10. | — |
| Ychwanegwyd mewnbwn ffynhonnell cloc hybrid newydd. | — |
| Ychwanegwyd cefnogaeth dyfais Arria V GZ ar gyfer cyfradd didau llinell CPRI o 8.11008 Gbps. | — |
| Newidiwch enw'r IP yng nghatalog IP Intel Quartus Prime i CPRI. | — |
CPRI v6.0 IP Craidd v17.0
Tabl 10 . Fersiwn 17.0 Ionawr 2018
| Disgrifiad | Effaith |
| Wedi'i wirio yn y meddalwedd Intel Quartus Prime v17.0. | — |
| Mae cefnogaeth dyfais Intel Stratix 10 gyda thrawsyrwyr teils H- a L bellach ar gael yn Intel Quartus Prime Pro Edition v17.0 ar gyfer cyfraddau didau llinell CPRI o 1.2288 Gbps a 10.1376 Gbps. |
— |
| Wedi dileu cefnogaeth teulu dyfais Intel Arria 10 ar gyfer cyfradd didau llinell CPRI o 0.6144 Gbps. | — |
| Ychwanegwyd paramedrau newydd cyflenwad VCCR_GXB a VCCT_GXB cyftage ar gyfer y transceiver mewn amrywiadau dyfais craidd Intel Stratix 10 IP. |
— |
| Ychwanegwyd y cofrestrau a'r signalau newydd canlynol yn amrywiadau dyfais graidd Intel Stratix 10 IP:
• Ychwanegwyd dwy gofrestr newydd: XCVR_TX_FIFO_DELAY, a XCVR_RX_FIFO_DELAY. • Wedi ychwanegu dau signal newydd: latency_sclk, latency_sreset_n |
— |
CPRI v6.0 IP Craidd v14.1
Tabl 11. Fersiwn 14.1 Rhagfyr 2014
| Disgrifiad | Effaith | Nodiadau |
| Wedi'i wirio yn y meddalwedd Quartus II v14.1. | — | — |
CPRI v6.0 IP Craidd v14.0
Tabl 12 . Fersiwn 14.0 Mehefin 2014
| Disgrifiad | Effaith | Nodiadau |
| Rhyddhad cyntaf craidd IP CPRI v6.0. | — | — |
| Wedi'i uwchraddio i gefnogi'r Catalog IP newydd. Am ragor o wybodaeth am y Catalog IP, cyfeiriwch at Catalog IP a Golygydd Paramedr in Cyflwyniad i Altera IP Cores. |
— |
— |
| Ailenwyd Cynnwys Gofod Penodol Gwerthwr (VSS) mynediad trwy ryngwyneb CPU paramedr i Cynhwyswch yr holl fynediad gair rheoli trwy ryngwyneb CPU i egluro swyddogaeth y paramedr yn well. Mae ymarferoldeb y paramedr yn aros fel yr oedd yn y datganiadau 13.1 a 13.0. |
— |
— |
| Ailenwyd Dyfnder byffer derbynnydd paramedr i Dyfnder FIFO derbynnydd. Mae ymarferoldeb y paramedr yn aros fel yr oedd yn y datganiadau 13.1 a 13.0. |
— |
— |
CPRI v5.0 IP Craidd v13.1
Nodyn: Mae craidd CPRI IP v5.0 wedi'i drefnu ar gyfer darfodiad cynnyrch a chefnogaeth i ben fel y disgrifir yn PDN1603. Felly, nid yw Intel yn argymell defnyddio'r craidd IP hwn mewn dyluniadau newydd. I gael rhagor o wybodaeth am y cynnig IP Intel FPGA presennol, cyfeiriwch at Eiddo Deallusol Intel FPGA websafle.
Fersiwn 13.1 Tachwedd 2013
| Disgrifiad | Effaith | Nodiadau |
| Wedi dileu cefnogaeth ar gyfer teulu dyfais HardCopy IV GX. | — | — |
| Wedi gwella'r fainc brawf arddangos. | — | — |
| Gwell defnydd o adnoddau. | — | — |
Gwybodaeth Gysylltiedig
Hysbysiad Terfynu Cynnyrch: PDN1603
CPRI v5.0 IP Craidd v13.0
Tabl 14 . Fersiwn 13.0 Mai 2013
| Disgrifiad | Effaith | Nodiadau |
| Ychwanegwyd paramedr newydd ar gyfer rheoli defnyddwyr o gynnwys neu eithrio rhyngwyneb meddalwedd i eiriau rheoli llawn. |
— |
— |
| Ychwanegwyd paramedr newydd ar gyfer rheoli defnyddwyr o gynnwys neu eithrio nodwedd graddnodi oedi taith gron. |
— |
— |
| Llai o ddefnydd o adnoddau mewn dyfeisiau 28-nm. | — | — |
Gwybodaeth Gysylltiedig
Hysbysiad Terfynu Cynnyrch: PDN1603
Archifau Canllaw Defnyddwyr IP CPRI Intel FPGA
Am y fersiynau diweddaraf a blaenorol o ganllaw defnyddiwr IP CPRI Intel FPGA, cyfeiriwch at fersiwn HTML Canllaw Defnyddiwr IP CPRI Intel FPGA. Dewiswch eich fersiwn dymunol a chliciwch ar Lawrlwytho. Os nad yw fersiwn IP neu feddalwedd wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn IP neu feddalwedd blaenorol yn berthnasol. Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design Suite 19.2 neu ddiweddarach, mae gan IPs gynllun fersiwn IP newydd gan Intel Corporation. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. *Gellir hawlio enwau a brandiau eraill fel eiddo eraill. ISO 9001:2015 Nodiadau Rhyddhau Craidd IP CPRI Intel® FPGA Cofrestredig
- Fersiwn Ar-lein
- Anfon Adborth
- ID: 683403
- Fersiwn: 2022.11.15
Dogfennau / Adnoddau
 |
intel v19.4.2 CPRI FPGA IP [pdfCanllaw Defnyddiwr v19.4.2, v19.6.0, v19.5.0, v19.4.2 CPRI FPGA IP, CPRI FPGA IP, FPGA IP, IP |