Intel Canllawiau Mudo o Arria 10 i Stratix 10 ar gyfer Is-system Ethernet 10G
Canllawiau Mudo o Intel® Arria® 10 i Intel® Stratix® 10 ar gyfer Is-system Ethernet 10G
Mae'r Rheolydd Mynediad Cyfryngau (MAC) Rheolydd Mynediad Cyfryngau Isel (LL (LL) Ethernet 10G (MAC) Intel® FPGA IP yn cynnwys Intel Stratix® 10 a Intel Arria® 10 design exampllai sy'n cydymffurfio â manylebau IEEE 802.3-2008. Mae'r rhyngwynebau rhwng craidd IP Intel Stratix 10 LL 10GbE MAC Intel FPGA IP a rhyngwyneb corfforol (PHY) craidd IP yn wahanol o'i gymharu â chraidd IP Intel Arria 10 LL 10GbE MAC Intel FPGA gyda chraidd IP PHY.
Bwriedir y canllawiau mudo hyn ar gyfer y rhai sy'n gyfarwydd â chraidd IP Intel Arria 10 LL 10GbE MAC Intel FPGA. Defnyddiwch y canllawiau mudo hyn os ydych chi am fudo'ch dyluniad MAC Intel Arria 10 LL 10GbE i ddefnyddio dyfeisiau Intel Stratix 10.
System MAC Intel Stratix 10 LL 10GbE
Cymhariaeth rhwng Intel Stratix 10 ac Intel Arria 10 Design Examples ar gyfer LL 10GbE MAC Intel FPGA IP Core
| Dylunio Cynample | Amrywiad MAC | PHY | Pecyn Datblygu | Intel Arria 10 | Intel Stratix 10 |
| 10GBASE-R
Ethernet |
10G | PHY Brodorol (Cefnogi PHY Brodorol L/Teilsen ar gyfer Intel Stratix 10) | Intel Arria 10 / Intel Stratix 10 GX Uniondeb Signal Transceiver | Oes | Oes |
| Ethernet 1G/2.5G gyda 1588 | 1G/2.5G | 1G/2.5G/5G/10G
Ethernet PHY aml-gyfradd |
Intel Arria 10 / Intel Stratix 10 GX Uniondeb Signal Transceiver | Oes | Oes |
| 1G/2.5G/10G
Ethernet |
1G/2.5G/10G | 1G/2.5G/5G/10G
Ethernet PHY aml-gyfradd |
Intel Arria 10 / Intel Stratix 10 GX Uniondeb Signal Transceiver | Oes | Oes |
| 10GBASE-R
Ethernet Modd Cofrestru |
10G | PHY Brodorol | Uniondeb Signal Transceiver Intel Arria 10 GX | Oes | Ddim ar gael |
| XAUI Ethernet | 10G | PHY XAUI | Intel Arria 10 GX FPGA | Oes | Ddim ar gael |
| Ethernet 1G/10G | 1G/10G | 1G/10GbE a 10GBASE-KR PHY | Uniondeb Signal Transceiver Intel Arria 10 GX | Oes | Ddim ar gael |
| parhau. | |||||
Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau.
Gellir hawlio enwau a brandiau eraill fel eiddo eraill.
| Dylunio Cynample | Amrywiad MAC | PHY | Pecyn Datblygu | Intel Arria 10 | Intel Stratix 10 |
| Ethernet 1G/10G gyda 1588 | 1G/10G | 1G/10GbE a 10GBASE-KR PHY | Uniondeb Signal Transceiver Intel Arria 10 GX | Oes | Ddim ar gael |
| 10M/
100M/1G/10G Ethernet |
10M/
100M/1G/10G |
1G/10GbE a 10GBASE-KR PHY | Uniondeb Signal Transceiver Intel Arria 10 GX | Oes | Ddim ar gael |
| 10M/
100M/1G/10G Ethernet gyda 1588 |
10M/
100M/1G/10G |
1G/10GbE a 10GBASE-KR PHY | Uniondeb Signal Transceiver Intel Arria 10 GX | Oes | Ddim ar gael |
| Ethernet 1G/2.5G | 1G/2.5G | 1G/2.5G/5G/10G
Ethernet PHY aml-gyfradd |
Uniondeb Signal Transceiver Intel Arria 10 GX | Oes | Ddim ar gael |
| 10G USXGMII
Ethernet |
1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G
Ethernet PHY aml-gyfradd |
Uniondeb Signal Transceiver Intel Arria 10 GX | Oes | Ddim ar gael |
Nodyn:
Gallwch gyrchu'r dyluniad rhestredig examples trwy olygydd paramedr MAC LL 10GbE ym meddalwedd Intel Quartus® Prime Pro Edition.
Gwybodaeth Gysylltiedig
- Canllaw Defnyddiwr MAC Ethernet Latency Isel 10G
- Intel Stratix 10 Ethernet Latency Isel 10G MAC Design Exampgyda Canllaw Defnyddiwr
- Intel Stratix 10 L- a H-Tile Transceiver PHY Canllaw Defnyddiwr
Ffurfweddiadau â Chymorth ar gyfer Dyluniadau MAC Intel Stratix 10 ac Intel Arria 10 LL 10GbE
Mae'r tabl canlynol yn rhestru'r holl gyfluniadau IP Ethernet Intel Stratix 10 ac Intel Arria 10 posibl posibl.
Ffurfweddiadau â Chymorth ar gyfer Cyfluniad IP Ethernet Intel Arria 10 a Intel Stratix 10
| Craidd IP | Intel Arria 10 | Intel Stratix 10 | |
| LL 10GbE MAC | Cyflymder | • 10G | |
| • 1G/10G | |||
| • 10M/100M/1G/10G | |||
| • 1G/2.5G | |||
| • 1G/2.5G/10G | |||
| • 1G/2.5G/5G/10G (rhyngwyneb USXGMII) | |||
| • 10M/100M/1G/2.5G | |||
| • 10M/100M/1G/2.5G/10G | |||
| Nodwedd IEEE 1588v2 | • 10G | • 10G | |
| • 1G/10G | • 1G/10G | ||
| • 10M/100M/1G/10G | • 10M/100M/1G/10G | ||
| • 1G/2.5G | • 1G/2.5G | ||
| • 1G/2.5G/10G | |||
| parhau. | |||
| Craidd IP | Intel Arria 10 | Intel Stratix 10 | |
| 1G/2.5G/5G/10G Ethernet PHY aml-gyfradd | Cyflymder | • 2.5G
• 1G/2.5G • 1G/2.5G/10G (MGBASE-T PHY) • 1G/2.5G/5G/10G (rhyngwyneb USXGMII/NBASE-T PHY) |
|
| Nodwedd IEEE 1588v2 | • 2.5G
• 1G/2.5G |
• 2.5G
• 1G/2.5G • 1G/2.5G/10G Heb ei gefnogi ar gyfer modd SGMII sydd wedi'i alluogi. |
|
| Modd SGMII | Ddim ar gael | • 1G/2.5G
• 1G/2.5G/10G |
|
| PHY XAUI | Ar gael | Ddim ar gael | |
| Intel Stratix 10 L-teils/Teilsen Transceiver PHY Brodorol | Ddim ar gael | Rhagosodiadau â chymorth:
• 10GBASE-R • 10GBASE-R 1588 • 10GBASE-R Latency Isel • 10GBASE-R gyda KR FEC |
|
| Intel Arria 10 Transceiver Brodorol PHY | Rhagosodiadau â chymorth:
• 10GBASE-R • Modd Cofrestru 10GBASE-R • 10GBASE-R Latency Isel • 10GBASE-R gyda KR FEC |
Ddim ar gael | |
| Intel Arria 10 1G / 10GbE a 10GBASE-KR PHY | Ar gael | Ddim ar gael | |
| Intel Stratix 10 10GBASE-KR PHY | Ddim ar gael | Ar gael | |
Clocio ac Ailosod Seilwaith
Intel Stratix 10 LL 10GbE MAC ac Intel Stratix 10 Transceiver Cores IP Brodorol PHY
Gallwch chi ffurfweddu craidd Intel Stratix 10 Transceiver Native PHY IP i weithredu 10GBASE-R PHY gyda'r haen gorfforol Ethernet-benodol yn rhedeg ar gyfradd ddata 10.3125 Gbps fel y'i diffinnir yng Nghymal 49 o fanyleb IEEE 802.3-2008. Mae'r cyfluniad hwn yn darparu craidd IP Intel FPGA XGMII i LL 10GbE MAC ac yn gweithredu PHY un sianel 10.3125Gbps ar gyfer cysylltiad uniongyrchol â modiwl optegol pluggable plus form-factor (SFP+) bach gan ddefnyddio'r rhyngwyneb ffactor ffurf bach (SFI) trydanol. manyleb.
Mae'r ffigur canlynol yn dangos y mudo o ddyluniad Intel Arria 10 i ddyluniad Intel Stratix 10.
Cynllun Clocio ac Ailosod ar gyfer LL 10GbE MAC ac Intel Stratix 10 Transceiver Brodorol PHY yn 10GBASE-R Design Example Rhyngwyneb
Gwybodaeth Gysylltiedig
AN795: Gweithredu Canllawiau ar gyfer Is-system Ethernet 10G Gan Ddefnyddio Craidd IP MAC IP Latency Isel 10G mewn Dyfeisiau Arria 10
Intel Stratix 10 LL 10GbE MAC ac Intel Stratix 10 1G/2.5G/5G/10G Ethernet Aml-gyfradd PHY Intel FPGA IP Cores
1G/2.5G/5G/10G Ethernet aml-gyfradd PHY Intel FPGA IP craidd ar gyfer dyfeisiau Intel Stratix 10 yn darparu GMII a XGMII i craidd LL 10GbE MAC Intel FPGA IP. Mae craidd IP PHY Ethernet Aml-gyfradd 1G / 2.5G / 5G / 10G yn gweithredu un sianel 1G / 2.5G / 5G / 10Gbps PHY cyfresol. Mae'r dyluniad yn darparu cysylltiad uniongyrchol â modiwlau cyflymder deuol SFP+ 1G / 2.5GbE, dyfeisiau PHY allanol copr MGBASE-T, neu ryngwynebau sglodion-i-sglodyn. Mae'r creiddiau IP hyn yn cefnogi cyfraddau data y gellir eu hailgyflunio.
Mae'r ffigur canlynol yn dangos y symudiad o ddyluniad Intel Arria 10 i ddyluniad Intel Stratix 10.
Cynllun Clocio ac Ailosod ar gyfer LL 10GbE MAC a 1G/2.5G/5G/10G Ethernet Aml-gyfradd PHY Design Example (Modd 1G / 2.5G / 10G) ar gyfer Intel Stratix 10 Deviecs
Mae'r ffigur canlynol yn dangos y cynllun clocio ac ailosod diweddaraf o'r Ethernet 1G / 2.5G gyda dyluniad nodwedd IEEE 1588v2 exampwedi'i dargedu ar ddyfeisiau Intel Stratix 10. Mae gwahaniaethau rhwng yr ateb hwn a'r fersiwn a gyflwynwyd yn y dyfeisiau Intel Arria 10. Mae angen addasu wrth symud dyluniad o'r dyfeisiau Intel Arria 10 i'r dyfeisiau Intel Stratix 10.
Cynllun Clocio ac Ailosod ar gyfer LL 10GbE MAC a 1G/2.5G/5G/10G Ethernet Aml-gyfradd PHY Design Example (Modd 1G / 2.5G gyda Nodwedd IEEE 1588v2) ar gyfer Dyfeisiau Intel Stratix 10
Mae porthladd cloc mewnbwn newydd latency_sclk ar gael mewn dyfeisiau Intel Stratix 10. Mae'r porthladd hwn ar gael pan fyddwch chi'n troi'r paramedr porthladdoedd mesur cuddni ymlaen yng nghraidd Intel Stratix 10 L/H-Tile Transceiver Native PHY IP neu baramedr Protocol Amser Manwl Galluogi IEEE 1588 yn y 1G/2.5G/5G/10G Aml- cyfradd Ethernet PHY Intel FPGA IP craidd. Mae angen y porthladd hwn ar gyfer y model mesur hwyrni penderfynol ar gyfer dyfeisiau Intel Stratix 10. Am ragor o wybodaeth, cyfeiriwch at y bennod Model Defnydd Cudd Penderfynol yn Intel Stratix 10 L/H-Tile Transceiver PHY User Guide.
I gysylltu dolen cloi cam I/O (IOPLL), ychwanegwch IP Rheoli Cloc Intel Stratix 10 (stratix10_clkctrl) o'r Catalog IP. Mae'r IOPLL yn darparu dwy sampclociau ling yn y dyluniad hwn: 53.33 MHz ar gyfer modd 2.5G a 80 MHz ar gyfer modd 1G.
Mae'r ffigur canlynol yn dangos y manylion cysylltedd yn seiliedig ar ddyluniad Ethernet 1G / 2.5G.
Diagram Cysylltedd ar gyfer Ethernet 1G / 2.5G gyda Dyluniad 1588 ar gyfer Dyfeisiau Intel Stratix 10
Rhaid ichi sicrhau bod y porthladd inclk0x yn cysylltu â 2.5G sampcloc ling a'r porthladd inclk1x yn cysylltu â 1G sampcloc ling. Daw'r porthladd cloc allbwn o reolaeth cloc yn borthladd latency_sclk. Ar gyfer mudo dyluniad o'r dyfeisiau Intel Arria 10 i'r dyfeisiau Intel Stratix 10, gallwch ailddefnyddio'r cysylltedd tebyg rhwng y bloc ad-drefnu 1G / 2.5G a'r rheolydd ailosod transceiver.
Gwybodaeth Gysylltiedig
- Intel Stratix 10 L- a H-Tile Transceiver PHY Canllaw Defnyddiwr
- AN795: Gweithredu Canllawiau ar gyfer Is-system Ethernet 10G Gan Ddefnyddio Craidd IP MAC IP Latency Isel 10G mewn Dyfeisiau Arria 10
- Canllaw Defnyddiwr Clocio a PLL Intel Stratix 10
Mapio Cofrestr IP
Mae craidd LL 10GbE MAC Intel FPGA IP ar gyfer dyfeisiau Intel Stratix 10 yn defnyddio'r un map cofrestr â chraidd LL 10GbE MAC Intel FPGA IP ar gyfer dyfeisiau Intel Arria 10. Mae'r rhagosodiadau Ethernet Aml-gyfradd PHY a 10GBASE-R PHY hefyd yn defnyddio'r un map cofrestr ar gyfer dyluniadau Intel Stratix 10 ac Intel Arria 10. Mae craidd LL 10GbE MAC Intel FPGA IP ar gyfer dyfeisiau Intel Stratix 10 yn dal i gefnogi cydnawsedd yn ôl ag IP 10GbE gydag addasydd 64-bit Avalon Memory-Mapped (MM).
Gwybodaeth Gysylltiedig
Canllaw Defnyddiwr MAC Ethernet Latency Isel 10G.
Cysylltedd Signal Gwahaniaethau rhwng Intel Stratix 10 ac Intel Arria 10 Ethernet Design Examples
Ar gyfer craidd IP Intel FPGA IP LL 10GbE, nid oes unrhyw signalau newydd wedi'u cyflwyno ar gyfer dyfeisiau Intel Stratix 10. Mae signalau statws ailosod asyncronig newydd wedi'u cyflwyno yn Intel Stratix 10 L / H-Tile Transceiver Native PHY IP Core. Mae'r gwahaniaethau'n berthnasol i bob craidd Ethernet PHY IP, sy'n cynnwys pob amrywiad o graidd IP Intel FPGA IP aml-gyfradd 1G / 2.5G / 5G / 10G a chraidd IP PHY Intel FPGA IP 10GBASE-R.
Gwahaniaethau Signal Rhyngwyneb Rhwng Intel Stratix 10 L/H-Tile Transceiver Brodorol PHY / Ethernet PHY Aml-gyfradd a Intel Arria 10 Transceiver PHY Brodorol / Ethernet PHY Aml-gyfradd
Nodyn: = Nifer y lonydd.
| Arwyddion Rhyngwyneb Intel Stratix 10 | Arwyddion Rhyngwyneb Intel Arria 10 | Sylwadau |
| tx_analogreset_stat[ -1
:0] |
Ddim ar gael | Mae'r porthladdoedd statws ailosod hyn newydd eu cyflwyno mewn dyfeisiau Intel Stratix 10 yn unig.
Cysylltwch â'r signal cyfatebol yng nghraidd IP Transceiver PHY Reset Controller, sy'n gweithredu'r dilyniant ailosod priodol ar gyfer y ddyfais. |
| rx_analogreset_stat[ -1
:0] |
Ddim ar gael | |
| tx_digitalreset_stat[ - 1:0] | Ddim ar gael | |
| rx_ailosod_ddigidol_stat[ - 1:0] | Ddim ar gael | |
| latency_sclk | Ddim ar gael | Cloc cyfeirio mewnbwn mesur latency. Sampcloc ling ar gyfer mesur hwyrni'r bloc rhyngwyneb cais transceiver (AIB) datapath.
Mae'r porthladd hwn ar gael pan fydd yr opsiwn porthladdoedd mesur hwyrni yng nghraidd IP PHY brodorol Intel Stratix 10 L / H-Tile Transceiver neu'r opsiwn Protocol Amser Precision IEEE 1588 yn y 1G / 2.5G / 5G / 10G Ethernet Aml-gyfradd PHY Intel FPGA Mae craidd IP wedi'i alluogi. |
| reconfig_address [ log2
+10:0] |
reconfig_address [ log2+9:0] | Arwydd cyfeiriad ailgyflunio wedi'i gysylltu â'r bloc ailgyflunio. Bws cyfeiriad a arferai nodi'r cyfeiriad i'w gyrchu ar gyfer gweithrediadau darllen ac ysgrifennu. |
Gwahaniaethau Signal Rhyngwyneb Rhwng Intel Stratix 10 Transceiver Reset Controller IP a Intel Arria 10 Transceiver Reset Reset Controller IP
Nodyn: = Nifer y lonydd.
| Arwyddion Rhyngwyneb Intel Stratix 10 | Arwyddion Rhyngwyneb Intel Arria 10 | Sylwadau |
| tx_analogreset_stat[ -1
:0] |
Ddim ar gael | Mae hwn yn signal statws ailosod o'r Transceiver Native PHY IP Core. Mae un tx_analogreset_stat fesul sianel.
Pan gaiff ei honni, mae dilyniant ailosod ar gyfer TX PMA yn dechrau. Pan fydd wedi'i osod, mae'r dilyniant ailosod ar gyfer TX PMA yn dod i ben. |
| rx_analogreset_stat[ -1
:0] |
Ddim ar gael | Mae hwn yn signal statws ailosod o'r Transceiver Native PHY IP Core. Mae un rx_analogreset_stat fesul sianel.
Pan honnir, mae dilyniant ailosod ar gyfer RX PMA yn dechrau. Pan fydd yn ddeisserted, ailosod dilyniant ar gyfer RX PMA yn dod i ben. |
| tx_digitalreset_stat[ - 1:0] | Ddim ar gael | Mae hwn yn signal statws ailosod o'r Transceiver Native PHY IP Core. Mae un tx_digitalreset_stat fesul sianel. Pan gaiff ei honni, mae dilyniant ailosod ar gyfer TX PCS yn dechrau. |
| parhau. | ||
| Arwyddion Rhyngwyneb Intel Stratix 10 | Arwyddion Rhyngwyneb Intel Arria 10 | Sylwadau |
| Pan fydd wedi'i osod, mae ailosod dilyniant ar gyfer TX PCS yn dod i ben. | ||
| rx_ailosod_ddigidol_stat[ - 1:0] | Ddim ar gael | Mae hwn yn signal statws ailosod o'r Transceiver Native PHY IP Core. Mae un rx_digitalreset_stat fesul sianel.
Pan honnir, mae dilyniant ailosod ar gyfer RX PCS yn dechrau. Pan fydd wedi'i osod, mae ailosod dilyniant ar gyfer RX PCS yn dod i ben. |
Mae'r ffigur canlynol yn dangos cysylltedd signalau statws ailosod ar gyfer dyluniad is-system Intel Stratix 10 Ethernet 10G. Mae hyn yn berthnasol os ydych chi'n defnyddio naill ai craidd Intel Stratix 10 L-tile / H-tile Native PHY IP neu graidd IP PHY Intel FPGA IP aml-gyfradd 1G / 2.5G / 5G / 10G.
Ailosod Statws Signalau Diagram Cysylltedd ar gyfer Intel Stratix 10 PHY IP Core ac Ailosod Rheolydd IP Craidd
Mae rhai newidiadau i signalau rhyngwyneb ATX PLL a fPLL ar gyfer dyfeisiau Intel Stratix 10 o gymharu â dyfeisiau Intel Arria 10. Os ydych chi'n mudo dyluniadau Ethernet o ddyfais Intel Arria 10 i ddyfais Intel Stratix 10, tynnwch y signalau ailosod mcgb_rst a pll_powerdown oherwydd nad ydyn nhw ar gael yn Intel Stratix 10.
Mae'r ffigur canlynol yn dangos y gwahaniaeth rhwng Intel Stratix 10 L-Tile / H-Tile ATX PLL ac Intel Arria 10 ATX PLL.
Cymhariaeth rhwng Arwyddion Rhyngwyneb ar gyfer Intel Stratix 10 L-Tile/Tile Transceiver ATX PLL a Intel Arria 10 Transceiver ATX PLL
Newid arall ar Intel Stratix 10 L-Tile / H-Tile Transceiver PHY yw'r darn 1 ychwanegol a ychwanegwyd at y bws reconfig_address, o'i gymharu â fersiwn Intel Arria 10 Transceiver PHY. Mae angen yr un newid ar gyfer y PHY Aml-gyfradd ag y mae'n cael ei greu trwy ddefnyddio'r PHY Brodorol fel llinell sylfaen.
Mae'r ffigur canlynol yn dangos sut i gysylltu'r reconfig_address.
Diagram Bloc ar Gysylltedd Cyfeiriad Ailgyflunio ar gyfer Dylunio Is-system Ethernet Intel Stratix 10
Mae'r cynampMae'r le a ddangosir yn seiliedig ar ddyluniad Ethernet example model. Ar gyfer y blociau a gynhyrchir gan Platform Designer, gallwch gael y modiwlau o'r dyluniad example files.
Gwybodaeth Gysylltiedig
- Intel Stratix 10 Ethernet Latency Isel 10G MAC Design Exampgyda Canllaw Defnyddiwr
- Intel Stratix 10 L- a H-Tile Transceiver PHY Canllaw Defnyddiwr
- Canllaw Defnyddiwr Clocio a PLL Intel Stratix 10
Llif Ymfudo
Dim ond meddalwedd Intel Quartus Prime Pro Edition sy'n cynnig dyluniadau Intel Stratix 10. Os ydych chi'n defnyddio dyluniad Intel Arria 10 Ethernet o Intel Quartus Prime Standard Edition, mae angen i chi symud i fersiwn Intel Quartus Prime Pro Edition ar gyfer unrhyw ddyluniad Intel Stratix 10.
Gwybodaeth Gysylltiedig
Llawlyfr Intel Quartus Prime Pro Edition Cyfrol 1: Dylunio a Llunio
- Yn darparu mwy o wybodaeth am uwchraddio creiddiau IP a systemau Qsys Pro i feddalwedd Quartus Prime Pro Edition.
Hanes Adolygu Dogfennau ar gyfer AN 808
Canllawiau Mudo o Intel Arria 10 i Intel Stratix 10 ar gyfer Is-system Ethernet 10G
| Fersiwn y Ddogfen | Newidiadau |
| 2019.11.20 | • Wedi'i ailfrandio fel Intel.
• Ffigur wedi'i Ddiweddaru: Cynllun Clocio ac Ailosod ar gyfer LL 10GbE MAC a 1G/2.5G/5G/10G Ethernet Aml-gyfradd PHY Design Example (Modd 1G / 2.5G gyda Nodwedd IEEE 1588v2) ar gyfer Dyfeisiau Intel Stratix 10. • Wedi gwneud diweddariadau golygyddol drwy gydol y ddogfen. |
| Dyddiad | Fersiwn | Newidiadau |
| Mehefin 2017 | 2017.06.19 | Rhyddhad cychwynnol. |
AN 808: Canllawiau Mudo o Intel® Arria® 10 i Intel® Stratix® 10 ar gyfer Is-system Ethernet 10G.
Dogfennau / Adnoddau
 |
Intel Canllawiau Mudo o Arria 10 i Stratix 10 ar gyfer Is-system Ethernet 10G [pdfCanllaw Defnyddiwr Canllawiau Ymfudo o Arria 10 i Stratix 10 ar gyfer Is-system Ethernet 10G, Canllawiau Ymfudo, Canllawiau Ymfudo Arria 10, Canllawiau Ymfudo Stratix 10, Canllawiau Mudo Is-system Ethernet 10G |
