intel AN 829 PCI Express* Dyluniad Cyfeirnod Avalon MM DMA

AN 829: PCI Express* Dyluniad Cyfeirnod DMA Avalon®-MM

Rhagymadrodd

Mae Cynllun Cyfeirio Mynediad Cof Uniongyrchol (DMA) PCI Express* Avalon® (Avalon-MM) Mynediad Cof Uniongyrchol (DMA) yn dangos perfformiad Intel® Arria® 10, Intel Cyclone® 10 GX, ac Intel Stratix® 10 IP caled ar gyfer PCIe* gan ddefnyddio rhyngwyneb Avalon-MM a rheolydd DMA perfformiad uchel wedi'i fewnosod.
Mae'r dyluniad yn cynnwys gyrrwr meddalwedd Linux i sefydlu'r trosglwyddiadau DMA. Mae'r DMA darllen yn symud data o'r cof system i'r ar-sglodyn neu gof allanol. Mae'r ysgrifennu DMA yn symud data o'r cof ar-sglodyn neu allanol i'r cof system. Mae gyrrwr meddalwedd Linux hefyd yn mesur perfformiad y system. Mae'r dyluniad cyfeirio hwn yn caniatáu ichi werthuso perfformiad y protocol PCIe wrth ddefnyddio rhyngwyneb Avalon-MM gyda DMA perfformiad uchel wedi'i fewnosod.
Ffigur 1: Diagram Bloc Dylunio Cyfeirnod DMA PCIe Avalon-MMMae'r diagram bloc hwn yn dangos y cof ar sglodion a'r opsiynau cof allanol.

Nodiadau:

1. Mae Write Mover yn trosglwyddo data o barth lleol i'r parth gwesteiwr
2. Mae Read Mover yn trosglwyddo data o'r parth gwesteiwr i barth lleol

Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau.

• Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Gwybodaeth Gysylltiedig

• Rhyngwyneb Intel Stratix 10 Avalon-MM ar gyfer Canllaw Defnyddiwr PCIe Solutions
• Intel Arria 10 neu Intel Cyclone 10 Avalon-MM DMA Interface ar gyfer Canllaw Defnyddiwr PCIe Solutions
• Adolygiad Manyleb Sylfaen PCI Express 3.0

Gofynion Caledwedd a Meddalwedd Dylunio Cyfeirio DMA

Gofynion Caledwedd
Mae'r dyluniad cyfeirio yn rhedeg ar y pecynnau datblygu canlynol:

• Pecyn Datblygu FPGA Intel Arria 10 GX
• Pecyn Datblygu FPGA Seiclon Intel 10 GX
• Pecyn Datblygu FPGA Intel Stratix 10
• Mae angen dau gyfrifiadur ar gyfer y dyluniad cyfeirio:
• Cyfrifiadur gyda slot PCIe Gen3 x8 neu x16 yn rhedeg Linux. Cyfrifiadur rhif 1 yw'r cyfrifiadur hwn.
• Ail gyfrifiadur gyda fersiwn meddalwedd Intel Quartus® Prime 18.0 wedi'i osod. Mae'r cyfrifiadur hwn yn lawrlwytho Gwrthrych FPGA SRAM File (.sof) i'r FPGA ar y pecyn datblygu. Cyfrifiadur rhif 2 yw'r cyfrifiadur hwn.

Gofynion Meddalwedd

• Y meddalwedd dylunio cyfeirio a osodwyd ar gyfrifiadur rhif 1. Mae'r dyluniadau cyfeirio ar gael yn Storfa Ddylunio Intel FPGA. Archif Llwyfan Intel Quartus Prime Pro Edition File (.par) yn cynnwys y gosodiadau syntheseiddio, ffitiwr a dadansoddi amseru a argymhellir ar gyfer y paramedrau a nodir yn y dyluniadau cyfeirio.
• Meddalwedd Intel Quartus Prime a osodwyd ar gyfrifiadur rhif 2. Gallwch lawrlwytho'r feddalwedd hon o Intel Quartus Prime Pro Edition Nodweddion Meddalwedd/Lawrlwytho web tudalen.
• Mae'r gyrrwr Linux wedi'i ffurfweddu'n benodol ar gyfer y dyluniadau cyfeirio hyn.

Gwybodaeth Gysylltiedig

• Dylunio Cyfeirnod Intel Arria 10
  • Lawrlwythwch y dyluniad cyfeirio a'r meddalwedd dylunio o'r Design Store.
• Dyluniad Cyfeirnod Intel Cyclone 10 GX
  • Lawrlwythwch y dyluniad cyfeirio a'r meddalwedd dylunio o'r Design Store.
• Stratix 10 Dylunio Cyfeirnod
  • Lawrlwythwch y dyluniad cyfeirio a'r meddalwedd dylunio o'r Design Store.
• Canolfan Lawrlwytho Intel Quartus Prime Pro Edition

Disgrifiadau Modiwl Pont DMA Avalon-MM

Mae rhyngwyneb Avalon-MM gyda DMA yn cynnwys y modiwlau canlynol:
Ffigur 2. Diagram Bloc Dylunio Cyfeirnod DMA PCIe Avalon-MMMae'r diagram bwcio hwn yn dangos y cof ar sglodion a'r opsiynau cof allanol.

Nodiadau:

1. Mae Write Mover yn trosglwyddo data o barth lleol i'r parth gwesteiwr
2. Mae Read Mover yn trosglwyddo data o'r parth gwesteiwr i barth lleol

Darllen Symudwr Data
Mae'r Symudydd Data Darllen yn anfon Pecyn Haen Trafodion (TLPs) i fyny'r afon i'r cof. Ar ôl i'r Symudwr Data Darllen dderbyn y Cwblhad, mae'r Symudwr Data Darllen yn ysgrifennu'r data a dderbyniwyd i'r cof ar-sglodyn neu allanol.
Ysgrifennu Symudwr Data
Mae'r Write Data Mover yn darllen data o'r cof ar-sglodyn neu allanol ac yn anfon y data i fyny'r afon gan ddefnyddio TLPs ysgrifennu cof ar y ddolen PCIe.
Rheolwr Disgrifydd DMA
Mae'r modiwl Rheolwr Disgrifydd yn rheoli gweithrediadau darllen ac ysgrifennu DMA. Rhaglenni meddalwedd gwesteiwr cofrestrau mewnol yn y Rheolydd Disgrifydd gyda lleoliad a maint y tabl disgrifydd yn byw yng nghof y system letyol trwy brif borthladd Avalon-MM RX. Yn seiliedig ar y wybodaeth hon, mae'r Rheolwr Disgrifydd yn cyfarwyddo'r Symudwr Data Darllen i gopïo'r tabl cyfan i FIFOs lleol i'w gweithredu. Mae'r Rheolwr Disgrifydd yn anfon statws cwblhau i fyny'r afon trwy borthladd caethweision Avalon TX (TXS).
Gallwch hefyd ddefnyddio eich rheolydd disgrifydd allanol eich hun i reoli'r Symudwyr Data Darllen ac Ysgrifennu. Fodd bynnag, ni allwch newid y rhyngwyneb rhwng eich rheolydd allanol eich hun a'r Symudwyr Data Darllen ac Ysgrifennu sydd wedi'u hymgorffori yn y dyluniad cyfeirio.
Caethwas TX
Mae'r modiwl TX Slave yn lluosogi Avalon-MM yn darllen ac yn ysgrifennu i fyny'r afon. Gall meistri allanol Avalon-MM, gan gynnwys y meistr rheoli DMA, gael mynediad at gof system gan ddefnyddio'r TX Slave. Mae'r Rheolydd DMA yn defnyddio'r llwybr hwn i ddiweddaru'r statws DMA i fyny'r afon, gan ddefnyddio TLPs Neges Signaled Interrupt (MSI). RX Master (Porth Mewnol ar gyfer Rheoli BAR0) Mae'r modiwl RX Master yn lluosogi TLPs darllen ac ysgrifennu dword sengl o'r Porthladd Gwraidd i'r parth Avalon-MM trwy brif borthladd Avalon-MM 32-did. Mae meddalwedd yn cyfarwyddo'r RX Master i anfon gwybodaeth reoli, statws a disgrifydd at gaethweision Avalon-MM, gan gynnwys y caethwas rheoli DMA. Mae porthladd RX Master yn borthladd mewnol nad yw'n weladwy yn Platform Designer.

Gweithio gyda'r Cynllun Cyfeirio

Hierarchaeth Prosiectau

Mae'r dyluniad cyfeirio yn defnyddio'r strwythur cyfeiriadur canlynol:

• top — Y modiwl lefel uchaf.
• top_hw— Dylunydd Llwyfan lefel uchaf files. Os ydych chi'n addasu'r dyluniad gan ddefnyddio Platform Designer, rhaid i chi adfywio'r system er mwyn i'r newidiadau ddod i rym.

Gosodiadau Paramedr ar gyfer Amrywiadau IP Caled PCI Express

Mae'r dyluniad cyfeirio hwn yn cefnogi uchafswm maint llwyth tâl o 256-beit. Mae'r tablau canlynol yn rhestru'r gwerthoedd ar gyfer yr holl baramedrau.
Tabl 1. Gosodiadau System

Paramedr	Gwerth
Nifer y lonydd	Seiclon Intel 10 GX: x4 Intel Arria 10, Intel Stratix 10: x8
Cyfradd lonydd	Seiclon Intel 10 GX: Gen2 (5.0 Gbps) Intel Arria 10 Intel Stratix 10: Gen3 (8.0 Gbps)
Dyraniad credyd byffer RX – perfformiad ar gyfer y cais a dderbyniwyd	Intel Arria 10, Intel Seiclon 10 GX: Intel Stratix Isel 10: Ddim ar gael

Tabl 2.Gosodiadau Cofrestr Cyfeiriadau Sylfaenol (BAR).

Paramedr	Gwerth
BAR0	Cof rhagosodadwy 64-did
BAR1	Anabl
BAR2	Cof rhagosodadwy 64-did Mae BAR2 wedi'i analluogi ar gyfer Intel Stratix 10
parhad…

Paramedr	Gwerth
BAR3	Anabl
BAR4	Cof rhagosodadwy 64-did Mae BAR4 yn anabl ar gyfer Intel Arria 10 ac Intel Cyclone 10 GX
BAR5	Anabl

Tabl 3. Gosodiadau Cofrestr Adnabod Dyfeisiau

Paramedr	Gwerth
ID Gwerthwr	0x00001172
ID dyfais	0x0000E003
ID adolygu	0x00000001
Cod Dosbarth	0x00000000
ID Gwerthwr Is-system	0x00000000
ID Dyfais Is-system	0x00000000

Tabl 4. Galluoedd PCI Express/PCI*

Paramedr	Gwerth
Uchafswm maint llwyth tâl	256 Beit
Cwblhau'r ystod terfyn amser	Dim
Gweithredu Analluogi Goramser Cwblhau	Galluogwyd

Tabl 5.Gosodiadau Adrodd Gwall

Paramedr	Gwerth
Adrodd Gwall Uwch (AER)	Galluogwyd
Gwirio ECRC	Anabl
cenhedlaeth ECRC	Anabl

Tabl 6.Link Gosodiadau

Paramedr	Gwerth
Rhif porth cyswllt	1
Cyfluniad cloc slot	Galluogwyd

Tabl 7. Ymyriadau ar Arwyddion Neges (MSI) a MSI-XSettings

Paramedr	Gwerth
Nifer y negeseuon MSI y gofynnwyd amdanynt	4
Gweithredu MSI-X	Anabl
Maint tabl	0
Tabl gwrthbwyso	0x0000000000000000
parhad…

Paramedr	Gwerth
Dangosydd Tabl BAR	0
Arae didau arfaeth (PBA) gwrthbwyso	0x0000000000000000
Dangosydd BAR PBA	0

Tabl 8. Rheoli Pŵer

Paramedr	Gwerth
Diweddbwynt L0s hwyrni derbyniol	Uchafswm o 64 ns
Diweddbwynt L1 hwyrni derbyniol	Uchafswm o 1 ni

Tabl 9.PCIe Cyfeiriad Gofod Gosod

Paramedr	Gwerth
Lled cyfeiriad gofod cof PCIe hygyrch	40

PCIe Avalon-MM DMA Systemau Dylunydd Llwyfan Dylunio Cyfeirio

Mae'r delweddau canlynol yn dangos y systemau Dylunydd Llwyfan ar gyfer dyfeisiau Intel Arria 10, Intel Cyclone 10 GX, a Intel Stratix 10.
Ffigur 3. System Dylunydd Llwyfan Dylunio Cyfeirio Intel Arria 10 GX DMA

Ffigur 4.Intel Cyclone 10 GX GX DMA Cyfeirnod System Dylunydd Llwyfan Dylunio

Ffigur 5. System Dylunydd Llwyfan Dylunio Cyfeirio Intel Stratix 10 GX DMAMae dyluniad Intel Stratix 10 yn cynnwys cydrannau piblinell a rhesymeg croesi cloc nad ydynt yn bresennol yn y dyfeisiau eraill.

Tabl 10.Disgrifiadau Porth Dylunydd Platfform

Porthladd	Swyddogaeth	Disgrifiad
rxm_bar2 or rxm_bar4	Avalon-MM porthladd	Mae hwn yn brif borthladd Avalon-MM. Mae'r gwesteiwr PCIe yn cyrchu'r cof trwy PCIe BAR2 ar gyfer dyfeisiau Intel Arria 10 ac Intel Cyclone 10 GX. Mae'r gwesteiwr yn cyrchu'r cof trwy PCIe BAR4 ar gyfer dyfeisiau Intel Stratix 10. Mae'r BARs hyn yn cysylltu â chof ar-sglodyn ac allanol. Mewn cymhwysiad nodweddiadol, mae meddalwedd system yn rheoli'r BAR hwn i gychwyn data ar hap yn y cof allanol. Mae meddalwedd hefyd yn darllen y data yn ôl i wirio gweithrediad cywir.
tx	TX Avalon-MM Caethwas	Mae hwn yn borthladd caethweision Avalon-MM. Mewn cymhwysiad nodweddiadol, mae meistr Avalon-MM yn rheoli'r porthladd hwn i anfon cof yn darllen ac yn ysgrifennu i'r parth PCIe. Pan fydd y DMA yn cwblhau gweithrediad, mae'r Rheolydd Disgrifydd yn defnyddio'r porthladd hwn i ysgrifennu statws DMA yn ôl i'r tabl disgrifydd yn y parth PCIe. Mae'r Rheolydd Disgrifydd hefyd yn defnyddio'r porthladd hwn i anfon ymyriadau MSI i fyny'r afon.
dma_rd_feistr	Darllen Symudwr Data	Mae hwn yn brif borthladd Avalon-MM. Mae'r Read Data Mover yn defnyddio'r meistr Avalon-MM hwn i symud data o'r parth PCIe i'r cof ar-sglodyn neu'r cof allanol. Mae'r Read Data Mover hefyd yn defnyddio'r porth hwn i nôl disgrifyddion o'r parth PCIe a'u hysgrifennu i'r FIFO yn y Rheolydd Disgrifydd. Mae'r dyluniad yn cynnwys tablau disgrifwyr ar wahân ar gyfer disgrifwyr darllen ac ysgrifennu. O ganlyniad, mae'r porthladd dma_rd_master yn cysylltu â wr_dts_slave ar gyfer y disgrifydd ysgrifennu DMA FIFO a rd_dts_slave ar gyfer y disgrifydd DMA a ddarllenwyd FIFO.
dma_wr_feistr	Ysgrifennu Symudwr Data	Mae hwn yn brif borthladd Avalon-MM. Mae'r Write Data Mover yn defnyddio'r meistr Avalon-MM hwn i ddarllen data naill ai o'r cof ar sglodion neu o'r cof allanol ac yna ysgrifennu data i'r parth PCIe. Mae'r rheolydd cof allanol yn RAM un porthladd. O ganlyniad, rhaid i'r Write Data Mover a'r Read Data Mover rannu'r porth hwn i asesu cof allanol.
wr_dts_slave rd_dts_slave	FIFO yn Rheolwr Disgrifydd	Mae'r rhain yn borthladdoedd caethweision Avalon-MM ar gyfer y FIFOs yn y Rheolwr Disgrifydd. Pan fydd y Symudwr Data Darllen yn nôl y disgrifyddion o gof y system, mae'r Symudydd Data Darllen yn ysgrifennu'r disgrifyddion i'r FIFO gan ddefnyddio'r pyrth wr_dts_slave a rd_dts_slave.
wr_dcm_master rd_dcm_master	Modiwl rheoli yn y Rheolwr Disgrifydd	Mae modiwl rheoli'r Rheolwr Disgrifydd yn cynnwys un trawsyriant ac un porth derbyn ar gyfer y DMAs darllen ac ysgrifennu. Mae'r porthladd derbyn yn cysylltu â RXM_BAR0. Mae'r porthladd trosglwyddo yn cysylltu â'r txs. Mae'r llwybr derbyn o'r RXM_BAR0 yn cysylltu'n fewnol. Nid yw RXM_BAR0 yn cael ei ddangos yn y panel cysylltiadau Platform Designer. Ar gyfer y llwybr trawsyrru, mae porthladdoedd DMA darllen ac ysgrifennu yn cysylltu â'r txs yn allanol. Mae'r porthladdoedd hyn i'w gweld yn y panel cysylltiadau Dylunydd Llwyfan.
Cysylltiad mewnol, heb ei ddangos	Avalon-MM porthladd	Mae'r prif borthladd Avalon-MM hwn yn trosglwyddo'r mynediad cof o'r gwesteiwr PCIe i PCIe BAR0. Mae'r gwesteiwr yn defnyddio'r porth hwn i raglennu'r Rheolwr Disgrifydd. Oherwydd bod y dyluniad cyfeirio hwn yn cynnwys y Rheolydd Disgrifydd fel modiwl mewnol, nid yw Platform Designer yn arddangos y porthladd hwn ar y panel cysylltiadau lefel uchaf.
onchip_cof2_0	64 KB RAM Porth deuol	Cof ar-sglodyn porthladd deuol 64-KB yw hwn. Yr ystod cyfeiriadau yw 0x0800_0000-0x0800_FFFF ar fws Avalon-MM. Y cyfeiriad hwn yw'r cyfeiriad ffynhonnell ar gyfer ysgrifennu DMAs neu gyfeiriad cyrchfan ar gyfer DMAs wedi'u darllen. Er mwyn atal llygredd data, mae meddalwedd yn rhannu'r cof yn ranbarthau ar wahân ar gyfer darllen ac ysgrifennu. Nid yw'r rhanbarthau yn gorgyffwrdd.
Rheolydd Intel DDR3 neu DDR4	Rheolydd DDR3 neu DDR4	Mae hwn yn rheolydd un-porthladd DDR3 neu DDR4.

Camau Gweithdrefn DMA

Mae meddalwedd sy'n rhedeg ar y gwesteiwr yn cwblhau'r camau canlynol i gychwyn y DMA a gwirio'r canlyniadau:

1. Mae meddalwedd yn dyrannu cof system ar gyfer y tabl disgrifydd.
2. Meddalwedd yn dyrannu cof system ar gyfer y trosglwyddiadau data DMA.
3. Mae meddalwedd yn ysgrifennu'r disgrifyddion i'r tabl disgrifydd yng nghof y system. Mae'r DMA yn cefnogi hyd at 128 o ddisgrifwyr darllen a 128 o ddisgrifwyr ysgrifennu. Mae’r tabl disgrifydd yn cofnodi’r wybodaeth ganlynol:
   1. ID y disgrifydd, yn amrywio o 0-127
   2. Cyfeiriad ffynhonnell
   3. Cyfeiriad cyrchfan
   4. Maint
4.  Ar gyfer y DMA a ddarllenwyd, mae'r meddalwedd yn cychwyn gofod cof y system gyda data ar hap. Mae'r Symudydd Data Darllen yn symud y data hwn o gof y system i'r cof ar-sglodyn neu'r cof allanol. Ar gyfer y DMA ysgrifennu, mae'r meddalwedd yn cychwyn y cof ar-sglodyn neu allanol gyda data ar hap. Mae'r Write Data Mover yn symud y data o'r cof ar-sglodyn neu allanol i gof y system.
5. Mae meddalwedd yn rhaglennu'r cofrestrau ym modiwl rheoli'r Rheolwr Disgrifydd trwy BAR0. Mae rhaglennu yn pennu cyfeiriad sylfaenol y tabl disgrifydd yng nghof y system a chyfeiriad sylfaenol y FIFO sy'n storio'r disgrifyddion yn y FPGA.
6. I gychwyn y DMA, mae meddalwedd yn ysgrifennu ID y disgrifydd olaf i resymeg rheoli'r Rheolwr Disgrifydd. Mae'r DMA yn dechrau nôl disgrifyddion. Mae'r DMA yn dechrau gyda disgrifydd ID 0 ac yn gorffen gyda ID y disgrifydd olaf.
7. Ar ôl cwblhau'r trosglwyddiadau data ar gyfer y disgrifydd olaf, mae'r Rheolydd Disgrifydd yn ysgrifennu 1'b1 i'r darn Wedi'i Wneud yn y cofnod tabl disgrifydd sy'n cyfateb i'r disgrifydd olaf yn y parth PCIe gan ddefnyddio'r porth txs.
8. Mae meddalwedd yn pleidleisio'r darn Wedi'i Wneud yn y cofnod tabl disgrifydd sy'n cyfateb i'r disgrifydd olaf. Ar ôl i'r Rheolydd DMA ysgrifennu'r darn Wedi'i Wneud, mae'r Rheolydd DMA yn cyfrifo trwygyrch. Mae meddalwedd yn cymharu'r data yng nghof y system â'r cof ar sglodion neu gof allanol. Mae'r prawf yn pasio os nad oes unrhyw wallau.
9. Ar gyfer darllen ac ysgrifennu ar yr un pryd, mae'r meddalwedd yn cychwyn y gweithrediad darllen DMA cyn y gweithrediad ysgrifennu DMA. Mae'r DMA yn cwblhau pan fydd yr holl DMAs darllen ac ysgrifennu yn dod i ben.

Gosod y Caledwedd

1. Pŵer i lawr cyfrifiadur rhif 1.
2. Plygiwch gerdyn Pecyn Datblygu FPGA i mewn i slot PCIe sy'n cefnogi Gen2 x4 neu Gen3 x8.
3. Ar gyfer Pecyn Datblygu FPGA Intel Stratix 10 10, mae cysylltwyr J26 a J27 yn pweru'r cerdyn. Ar ôl mewnosod y cerdyn i slot PCIe sydd ar gael, cysylltwch ceblau pŵer PCIe 2 × 4- a 2 × 3-pin o gyflenwad pŵer cyfrifiadur rhif 1 i J26 a J27 y cerdyn PCIe, yn y drefn honno.
4. Cysylltwch gebl USB o gyfrifiadur rhif 2 i'r Pecyn Datblygu FPGA. Mae'r Pecyn Datblygu yn cynnwys Cebl Lawrlwytho Intel FPGA ar gyfer rhaglennu FPGA.
5. I bweru Pecyn Datblygu FPGA trwy'r slot PCIe, pŵer ar gyfrifiadur rhif 1. Fel arall, gallwch bweru Pecyn Datblygu FPGA gan ddefnyddio'r addasydd pŵer allanol sy'n cludo gyda'r cit.
6. Ar gyfer Pecyn Datblygu FPGA Intel Cyclone 10 GX, osgiliadur rhaglenadwy ar y bwrdd yw'r ffynhonnell cloc ar gyfer cydrannau caledwedd. Dilynwch y cyfarwyddiadau yn Sefydlu Oscillator Rhaglenadwy Seiclon Intel 10 GX FPGA i raglennu'r osgiliadur hwn.
7. Ar gyfrifiadur rhif 2, codwch raglennydd Intel Quartus Prime a ffurfweddwch y FPGA trwy Gebl Lawrlwytho Intel FPGA.
   Nodyn: Rhaid i chi ad-drefnu'r FPGA pryd bynnag y bydd Pecyn Datblygu FPGA yn colli pŵer.
8. I orfodi cyfrif system i ddarganfod y ddyfais PCIe, ailgychwynnwch y cyfrifiadur 1. Os ydych yn defnyddio Pecyn Datblygu FPGA Intel Stratix 10 GX 4, efallai y cewch y neges gwall ganlynol wrth gychwyn BIOS os mai dim ond 4 GB yw'r cof a fapiwyd I/O: Annigonol Adnoddau PCI wedi'u Canfod. I weithio o gwmpas y mater hwn, galluogwch Uchod XNUMXG Decoding yn newislen Boot BIOS.

Gwybodaeth Gysylltiedig

Rhaglennu Oscillator Intel Cyclone 10 GX FPGA ar dudalen 12

• Rhaglennu'r Oscillator Intel Cyclone 10 GX FPGA
• Mae Pecyn Datblygu Intel Cyclone 10 GX yn cynnwys osgiliadur rhaglenadwy y mae'n rhaid i chi ei sefydlu cyn y gallwch redeg y dyluniad cyfeirio ar gyfer dyfeisiau Intel Cyclone 10 GX. Mae GUI ClockController yn caniatáu ichi fewnforio'r gosodiadau cywir.

1. Lleolwch y ddolen Kit Cyfochrog (zip) yn ardal Dogfennaeth Pecyn Datblygu Intel Cyclone 10 GX FPGA web tudalen.
2. Defnyddiwch y ddolen hon i lawrlwytho seiclon-10-gx-kit-collateral.zip
3. Unzip cyclone-10-gx-kit-collateral.zip i gyfeiriadur gweithiol ar gyfrifiadur rhif 2.
4. I ddod â'r blwch deialog Rheolwr Cloc i fyny, teipiwch y gorchmynion canlynol: % cd /seiclon-10-gx-cyfochrog/examples/board_test_system/ % ./ClockController.sh
   Ffigur 6.Clock Controller GUI yn y Wladwriaeth Gychwynnol
5. Yn y GUI Rheolydd Cloc, cliciwch Mewnforio.
6. Pori i'r /seiclon-10-gx-cyfochrog/examples/board_test_system/ directory a dewiswch U64-Registers.txt.
7. I fewnforio gosodiadau'r gofrestr, cliciwch ar Agor.
   Mae'r neges, Map Gofrestr Si5332 yn cael ei fewnforio yn llwyddiannus yn dangos. Dylech weld y gosodiadau cloc a ddangosir isod.

Ffigur 7. Gosodiadau Cloc ar gyfer Pecyn Datblygu Intel Cyclone 10 GX FPGA

Gwybodaeth Gysylltiedig

Gosod y Caledwedd ar dudalen 11

Gosod y Gyrrwr Prawf DMA a Rhedeg Meddalwedd DMA Linux

1. Mewn ffenestr derfynell ar gyfrifiadur 1, newidiwch i'r cyfeiriadur gyrrwr DMA a thynnu AN829_driver.tar trwy deipio'r gorchmynion canlynol: cd % / /_PCIe DMA_ _project/driver %tar -xvf AN829_driver.tar
2. I osod y gyrrwr Linux ar gyfer y teulu dyfais priodol, teipiwch y gorchymyn: % sudo./install Gwerthoedd dilys ar gyfer yw arria10, seiclon10, a stratix10.
3. I redeg y cais DMA, teipiwch y gorchymyn canlynol: %./run Mae'r cymhwysiad yn argraffu'r gorchmynion sydd ar gael i nodi'r traffig DMA. Yn ddiofyn, mae'r meddalwedd yn galluogi DMA i ddarllen, DMA yn ysgrifennu, a DMA ar y pryd yn darllen ac yn ysgrifennu. Mae'r tabl canlynol yn rhestru'r gorchmynion sydd ar gael:

Tabl 11.DMA Gorchmynion Prawf

Rhif Gorchymyn	Swyddogaeth
1	Dechreuwch y DMA.
2	Galluogi neu analluogi darllen DMA.
3	Galluogi neu analluogi ysgrifennu DMA.
4	Galluogi neu analluogi darllen ac ysgrifennu DMA ar yr un pryd.
5	Gosodwch nifer y geiriau ar gyfer pob disgrifydd. Yr ystod gyfreithiol yw 256-4096 dwords.
6	Gosodwch nifer y disgrifyddion. Yr ystod gyfreithiol yw 1-127 o ddisgrifyddion.
7	Yn ddiofyn, mae'r dyluniad cyfeirio yn dewis cof ar sglodion. Os dewiswch rhediadau'r gorchymyn hwn yn olynol newidiwch rhwng ar-sglodyn a chof allanol.
8	Rhedeg y DMA mewn dolen barhaus.
10	Ymadael

Am gynample, teipiwch y gorchmynion canlynol i nodi 4096 gair fesul disgrifydd a 127 o ddisgrifyddion: % 5 4096 % 6 127 % 8

Mae'r ffigurau canlynol yn dangos y trwygyrch ar gyfer DMA yn darllen, DMA yn ysgrifennu, a DMA ar yr un pryd yn darllen ac yn ysgrifennu:

Ffigur 8. Trwygyrch Intel Arria 10 DMA

Ffigur 9. Trwygyrch Intel Seiclon 10 GX DMAFfigur 10. Trwygyrch Intel Stratix 10 DMA

Deall Trwygyrch Cyflym PCI

Mae'r trwybwn mewn system PCI Express yn dibynnu ar y ffactorau canlynol:

• Protocol uwchben
• Maint llwyth tâl
• Cywirdeb cwblhau
• Diweddariad rheoli llif latency
• Dyfeisiau sy'n ffurfio'r ddolen

Protocol Uwchben
Mae gorbenion protocol yn cynnwys y tair cydran ganlynol:

• 128b/130b Amgodio a Datgodio - mae dolenni Gen3 yn defnyddio amgodio 128b/130b. Mae'r amgodio hwn yn ychwanegu dau did cydamseru (cysoni) i bob trosglwyddiad data 128-did. O ganlyniad, mae'r amgodio a dadgodio uwchben yn fach iawn ar 1.56%. Cyfradd data effeithiol cyswllt Gen3 x8 yw tua 8 gigabeit yr eiliad (GBps).
• Pecynnau Haen Cyswllt Data (DLLPs) a Phecynnau Haen Corfforol (PLPs) - Mae dolen weithredol hefyd yn trosglwyddo CLLDs a PLPs. Mae'r PLPs yn cynnwys setiau a archebwyd gan SKP sydd
  16- 24 beit. Mae'r CLLDs yn ddau dwords. Mae'r DLLPs yn gweithredu rheolaeth llif a'r protocol ACK/NAK.
• Gorbenion Pecyn TLP - Mae'r gorbenion sy'n gysylltiedig ag un TLP yn amrywio o 5-7 dwords os nad yw'r ECRC dewisol wedi'i gynnwys. Mae'r gorbenion yn cynnwys y meysydd canlynol:
  • Y Symbolau Fframio Dechrau a Diwedd
  • ID y Dilyniant
  • Pennawd TLP 3- neu 4-dword
  • Y Gwiriad Diswyddo Cylchol Cyswllt (LCRC)
  • 0-1024 dwords o lwyth cyflog data
• Ffigur 11. Fformat Pecyn TLP

Cychwyn 1 Beit

dilyniant 2 Beit

Pennawd TLP 3-4 DW

Llwyth Tâl Data 0-1024 DW

ICRC 1 DW

LCRC 1 DW

Diwedd 1 Beit

Trwybwn ar gyfer Ysgrifeniadau wedi'u Postio

Mae'r cyfrifiad trwybwn mwyaf damcaniaethol yn defnyddio'r fformiwla ganlynol: Trwygyrch = maint llwyth tâl / (maint llwyth tâl + uwchben) * cyfradd data cyswllt

Ffigur 12. Trwybwn Mwyaf ar gyfer Ysgrifennau Cof

Mae'r graff yn dangos y trwybwn uchaf gyda gwahanol feintiau pennyn a llwyth tâl TLP. Nid yw'r CLLDau a'r PDPau wedi'u cynnwys yn y cyfrifiad hwn. Ar gyfer uchafswm maint llwyth tâl o 256-beit a phennawd 3-dword y gorbenion yw pum dwords. Oherwydd bod y rhyngwyneb yn 256 did, mae angen un cylch bws ar y pennawd 5-dword. Mae angen 256 cylch bws ar y llwyth tâl 8-beit.

Damcaniaethol l U ch w yth trwybwn t ar gyfer Ysgrifau Afal (x1 )

Mae'r hafaliad canlynol yn dangos y trwybwn damcaniaethol uchaf: Trwybwn uchaf = 8 cylch / 9 cylch = 88.88% * 8 GBps = 7.2 GBps

Yn nodi'r Maint Llwyth Tâl Uchaf

Mae'r gofrestr Rheoli Dyfeisiau, didau [7:5], yn pennu uchafswm maint llwyth tâl TLP y system gyfredol. Mae maes Uchafswm Maint Llwyth Tâl y gofrestr Galluoedd Dyfeisiau, didau [2:0], yn pennu uchafswm y gwerth a ganiateir ar gyfer y llwyth tâl. Rydych chi'n nodi'r paramedr darllen-yn-unig hwn, a elwir yn Uchafswm Maint Llwyth Tâl, gan ddefnyddio'r golygydd paramedr. Ar ôl pennu uchafswm llwyth tâl TLP ar gyfer y system gyfredol, mae meddalwedd yn cofnodi'r gwerth hwnnw yn y gofrestr Rheoli Dyfeisiau. Rhaid i'r gwerth hwn fod yn llai na'r llwyth tâl uchaf a nodir ym maes Maint Llwyth Uchaf y gofrestr Galluoedd Dyfeisiau.
Deall Rheoli Llif ar gyfer PCI Express
Mae rheolaeth llif yn gwarantu na chaiff TLP ei drosglwyddo oni bai bod gan y derbynnydd ddigon o le byffer i dderbyn y TLP. Mae credydau ar wahân ar gyfer penawdau a data llwyth tâl. Mae angen digon o gredydau pennawd a llwyth tâl ar ddyfais cyn anfon TLP. Pan fydd yr Haen Gais yn y Cwblhaydd yn derbyn y TLP, mae'n rhyddhau'r gofod byffer RX yn Haen Trafodion y sawl sy'n cwblhau. Mae'r cyflawnwr yn anfon pecyn diweddaru rheoli llif (FC Update DLLP) i ailgyflenwi'r credydau a ddefnyddiwyd i'r cychwynnwr. Pan fydd dyfais yn defnyddio ei holl gredydau, mae'r gyfradd o DLLPs FC Update i ailgyflenwi credydau pennawd a llwyth tâl yn cyfyngu ar y mewnbwn. Mae'r diweddariadau rheoli llif yn dibynnu ar uchafswm maint y llwyth tâl a thueddiadau dwy ddyfais gysylltiedig.

Trwygyrch i Reads

Mae PCI Express yn defnyddio model trafodion hollt ar gyfer darlleniadau. Mae'r trafodiad darllen yn cynnwys y camau canlynol:

1. Mae'r ymgeisydd yn anfon Cais Darllen Cof.
2. Mae'r sawl sy'n cwblhau yn anfon y ACK DLLP i gydnabod y Cais Cof Darllen.
3. Mae'r sawl sy'n cwblhau yn dychwelyd Cwblhad gyda Data. Gall y sawl sy'n cwblhau rannu'r Cwblhad yn becynnau cwblhau lluosog.

Mae trwybwn darllen fel arfer yn is na thrwybwn ysgrifennu oherwydd mae darlleniadau yn gofyn am ddau drafodiad yn hytrach nag ysgrifennu sengl ar gyfer yr un faint o ddata. Mae'r trwybwn darllen hefyd yn dibynnu ar yr oedi taith gron rhwng yr amser pan fydd Haen y Cais yn cyhoeddi Cais Darllen Cof a'r amser pan fydd y data y gofynnwyd amdano yn dychwelyd. Er mwyn gwneud y mwyaf o'r trwybwn, rhaid i'r cais gyhoeddi digon o geisiadau darllen heb eu cwblhau i ymdrin â'r oedi hwn.

Ffigur 13. Darllenwch Amseriad y Cais

Mae’r ffigurau isod yn dangos yr amseriad ar gyfer Ceisiadau Cof a Ddarllen (MRD) a Chwblhau gyda Data (CplD). Mae'r ffigur cyntaf yn dangos bod yr ymgeisydd yn aros i'w gwblhau cyn cyflwyno'r ceisiadau dilynol. Mae aros yn arwain at trwygyrch is. Mae'r ail ffigur yn dangos bod y ceisydd yn gwneud nifer o geisiadau darllen heb eu datrys er mwyn dileu'r oedi ar ôl y datganiadau data cyntaf. Mae dileu oedi yn arwain at drwybwn uwch.

Er mwyn cynnal y trwybwn mwyaf posibl ar gyfer y pecynnau data cyflawn, rhaid i'r ceisydd optimeiddio'r gosodiadau canlynol:

• Nifer y tai a gwblhawyd yn y byffer RX
• Y gyfradd y mae'r Haen Cais yn ei chyhoeddi yn darllen ceisiadau ac yn prosesu'r data cwblhau

Darllenwch Maint y Cais
Ffactor arall sy'n effeithio ar y trwybwn yw maint y cais darllen. Os oes angen 4 KB o ddata ar geisydd, gall yr ymgeisydd gyhoeddi pedwar cais darllen, 1 KB neu un cais darllen 4 KB. Mae'r cais 4 KB yn arwain at fewnbwn uwch na'r pedwar, mae 1 KB yn ei ddarllen. Mae gwerth Uchafswm Maint Cais Darllen yn y gofrestr Rheoli Dyfeisiau, didau [14:12], yn pennu maint y cais darllen.
Ceisiadau Darllen Eithriadol
Ffactor olaf a all effeithio ar y trwygyrch yw nifer y ceisiadau darllen sy'n weddill. Os bydd y ceisydd yn anfon ceisiadau darllen lluosog i wella trwygyrch, nifer y pennawd sydd ar gael tags cyfyngu ar nifer y ceisiadau darllen sy'n weddill. Er mwyn cyflawni perfformiad uwch, gall Intel Arria 10 ac Intel Cyclone 10 GX ddarllen DMA ddefnyddio hyd at 16 pennawd tags. Gall y Intel Stratix 10 darllen DMA ddefnyddio hyd at 32 pennawd tags.

Deall Mesur Trwybwn

I fesur trwybwn, mae'r gyrrwr meddalwedd yn cymryd dwywaith fwyafamps. Meddalwedd sy'n cymryd y tro cyntafamp yn fuan ar ôl i chi deipio'r gorchymyn ./run. Meddalwedd sy'n cymryd yr ail waith amlafamp ar ôl i'r DMA gwblhau a dychwelyd y statws cwblhau gofynnol, EPLAST. Os yw DMA wedi'i ddarllen, ysgrifennu DMA a darllen ac ysgrifennu DMAs ar yr un pryd wedi'u galluogi, mae'r gyrrwr yn cymryd chwe gwaith ar ei fwyafamps i wneud y tri mesuriad.

Gwahaniaethau Trwybwn ar gyfer Cof Ar-Sglodion ac Allanol

Mae'r dyluniad cyfeirio hwn yn darparu dewis rhwng cof ar sglodion a weithredir yn ffabrig FPGA a chof allanol sydd ar gael ar y PCB. Mae'r cof ar sglodion yn cefnogi pyrth darllen ac ysgrifennu ar wahân. O ganlyniad, mae'r cof hwn yn cefnogi DMAs darllen ac ysgrifennu ar yr un pryd. Mae'r cof allanol yn cefnogi un porthladd. O ganlyniad, nid yw'r cof allanol yn cefnogi darllen DMA ar yr un pryd ac ysgrifennu mynediadau DMA. Yn ogystal, mae hwyrni cof allanol yn uwch na hwyrni cof ar sglodion. Mae'r ddau wahaniaeth hyn rhwng y cof ar-sglodyn a'r cof allanol yn arwain at fewnbwn is ar gyfer gweithredu cof allanol. I gymharu'r trwygyrch ar gyfer cof ar-sglodyn a chof allanol, dewiswch orchymyn 7 ar gyfer rhediadau olynol i newid rhwng ar-sglodyn a chof allanol.

Hanes Adolygu Dogfennau ar gyfer AN 829: PCI Express Avalon-MM DMA Cyfeirnod Design

Fersiwn y Ddogfen	Fersiwn Intel Quartus Prime	Newidiadau
2018.06.11	18.0	Rhyddhad cychwynnol.

AN 829: PCI Express* Dyluniad Cyfeirnod DMA Avalon®-MM 22

Dogfennau / Adnoddau

intel AN 829 PCI Express* Dyluniad Cyfeirnod Avalon MM DMA [pdfCanllaw Defnyddiwr AN 829 PCI Express Avalon MM DMA Cyfeirnod Dylunio, AN 829, PCI Express Avalon MM DMA Cyfeirnod Dylunio, Express Avalon MM DMA Cyfeirnod Dylunio, Avalon MM DMA Cyfeirnod Dylunio, DMA Cyfeirnod Dylunio

Cyfeiriadau

• Llawlyfr Defnyddiwr