Llawlyfr Defnyddiwr Modiwl Arddangos 32 Modfedd Elecrow ESP32-3.5E
Disgrifiad o'r Adnodd
Dangosir y cyfeiriadur adnoddau yn y ffigwr canlynol:
Cyfarwyddiadau Meddalwedd
Mae camau datblygu meddalwedd modiwl arddangos fel a ganlyn:
A. Adeiladu amgylchedd datblygu meddalwedd llwyfan ESP32;
B. os oes angen, mewnforio llyfrgelloedd meddalwedd trydydd parti fel sail ar gyfer datblygu;
C. agor y prosiect meddalwedd i fod yn debugged, gallwch hefyd greu prosiect meddalwedd newydd;
D. pŵer ar y modiwl arddangos, llunio a llwytho i lawr y rhaglen difa chwilod, ac yna gwirio effaith rhedeg meddalwedd;
E. nid yw'r effaith meddalwedd yn cyrraedd y disgwyl, parhau i addasu'r cod rhaglen, ac yna llunio a llwytho i lawr, nes bod yr effaith yn cyrraedd y disgwyliedig;
I gael manylion am y camau blaenorol, gweler y ddogfennaeth yn y cyfeiriadur 1-Demo.
Cyfarwyddiadau Caledwedd
Drosoddview o adnoddau caledwedd modiwl yn cael ei arddangos
Dangosir adnoddau caledwedd modiwl yn y ddau ffigur a ganlyn:
Disgrifir yr adnoddau caledwedd fel a ganlyn:
1) LCD
Maint yr arddangosfa LCD yw 3.5 modfedd, y gyrrwr IC yw ST7796, a'r cydraniad yw 320 × 480. Mae'r ESP32 wedi'i gysylltu gan ddefnyddio rhyngwyneb cyfathrebu SPI 4-wifren.
A. Cyflwyniad i reolwr ST7796
Mae'r rheolydd ST7796 yn cefnogi cydraniad uchaf o 320 × 480 ac mae ganddo GRAM o 345,600 beit. Mae hefyd yn cefnogi bysiau data porthladd cyfochrog 8-did, 9-did, 16-did, 18-did a 24-did, ac mae hefyd yn cefnogi porthladdoedd cyfresol SPI 3-gwifren a 4-gwifren. Oherwydd bod rheolaeth gyfochrog yn gofyn am nifer fawr o borthladdoedd IO, y mwyaf cyffredin a ddefnyddir yw rheolaeth porthladd cyfresol SPI. Mae ST7796 hefyd yn cefnogi arddangosfa lliw 65K, 262K, 16.7M RGB, lliw arddangos yn gyfoethog iawn, tra'n cefnogi cylchdroi a sgrolio arddangos a chwarae fideo, arddangos mewn amrywiaeth o ffyrdd.
Mae'r rheolydd ST7796 yn defnyddio 16bit (RGB565) i reoli arddangosfa picsel, felly gall arddangos hyd at 65K o liwiau fesul picsel. Mae'r cyfeiriad picsel wedi'i osod yn nhrefn y rhesi a'r colofnau, ac mae'r modd sganio yn pennu cyfeiriad y cynyddiad a'r gostyngiad. Dull Arddangos ST7796 yw gosod y cyfeiriad yn gyntaf ac yna gosod y gwerth lliw.
B. Cyflwyniad i brotocol cyfathrebu SPI
Dangosir amseriad modd ysgrifennu'r bws SPI 4-wifren yn y ffigur canlynol:
Detholiad sglodion caethweision yw CSX, a dim ond pan fydd CSX ar lefel pŵer isel y bydd y sglodion yn cael ei alluogi.
D/CX yw pin rheoli data/gorchymyn y sglodyn. Pan fydd DCX yn ysgrifennu gorchmynion ar lefelau isel, caiff data ei ysgrifennu ar lefelau uchel
SCL yw'r cloc bws SPI, gyda phob ymyl codi yn trosglwyddo 1 did o ddata;
SDA yw'r data a drosglwyddir gan SPI, sy'n trosglwyddo 8 did o ddata ar unwaith. Dangosir fformat y data yn y ffigur canlynol:
Rhan uchel yn gyntaf, trawsyrru yn gyntaf.
Ar gyfer cyfathrebu SPI, mae gan ddata amseriad trosglwyddo, gyda chyfuniad o gyfnod cloc amser real (CPHA) a polaredd cloc (CPOL):
Mae lefel CPOL yn pennu lefel cyflwr segur y cloc cydamserol cyfresol, gyda CPOL=0, yn dynodi lefel isel. Protocol trosglwyddo pâr CPOL
Ni chafodd y drafodaeth fawr o ddylanwad;
Mae uchder CPHA yn pennu a yw'r cloc cydamserol cyfresol yn casglu data ar ymyl naid y cloc cyntaf neu'r ail,
Pan fydd CPHL=0, perfformio casglu data ar yr ymyl trawsnewid cyntaf;
Mae'r cyfuniad o'r ddau hyn yn ffurfio pedwar dull cyfathrebu SPI, ac mae SPI0 yn cael ei ddefnyddio'n gyffredin yn Tsieina, lle mae CPHL = 0 a CPOL = 0
2) Resistive touch screen
Mae'r sgrin gyffwrdd gwrthiannol yn 3.5 modfedd o faint ac mae wedi'i chysylltu â'r
IC rheoli XPT2046 trwy bedwar pin: XL, XR, YU, YD.
3) ESP32-WROOM-32E module
Mae gan y modiwl hwn sglodyn ESP32-DOWD-V3 adeiledig, microbrosesydd LX32 6-did craidd deuol Xtensa, ac mae'n cefnogi cyfraddau cloc hyd at 240MHz. Mae ganddo 448KB ROM, 520KB SRAM, 16KB RTC SRAM, a 4MB QSPI Flash. Cefnogir modiwlau WIFI 2.4GHz, Bluetooth V4.2 a Bluetooth pŵer isel. 26 GPIO allanol, cefnogi cerdyn SD, UART, SPI, SDIO, I2C, PWM LED, PWM modur, I2S, IR, cownter pwls, GPIO, synhwyrydd cyffwrdd capacitive, ADC, DAC, TWAI a perifferolion eraill.
4) MicroSD card slot
Gan ddefnyddio modd cyfathrebu SPI a chysylltiad ESP32, cefnogaeth ar gyfer cardiau MicroSD o wahanol alluoedd.
5) RGB three-color light
Gellir defnyddio goleuadau LED coch, gwyrdd a glas i nodi statws rhedeg y rhaglen.
6) Serial port
Defnyddir modiwl porth cyfresol allanol ar gyfer cyfathrebu porth cyfresol.
7) USB i borth cyfresol a chylched lawrlwytho un clic
Y ddyfais graidd yw CH340C, mae un pen wedi'i gysylltu â'r cyfrifiadur USB, mae un pen wedi'i gysylltu â phorthladd cyfresol ESP32, er mwyn cyflawni porth cyfresol USB i TTL. Yn ogystal, mae cylched lawrlwytho un clic hefyd ynghlwm, hynny yw, wrth lawrlwytho'r rhaglen, gall fynd i mewn i'r modd llwytho i lawr yn awtomatig, heb yr angen i gyffwrdd trwy'r allanol.
8) Rhyngwyneb batri
Rhyngwyneb dau-pin, un ar gyfer yr electrod positif, un ar gyfer yr electrod negyddol, cyrchu cyflenwad pŵer y batri a chodi tâl.
9) Tâl batri a chylched rheoli rhyddhau
Y ddyfais graidd yw TP4054, gall y gylched hon reoli'r cerrynt gwefru batri, codir y batri yn ddiogel i gyflwr dirlawnder, ond gall hefyd reoli gollyngiad y batri yn ddiogel.
10) Allwedd BOOT
Ar ôl i'r modiwl arddangos gael ei bweru ymlaen, bydd pwyso'n gostwng IO0. Os yw'r foment y caiff y modiwl ei bweru ymlaen neu os caiff yr ESP32 ei ailosod, bydd gostwng IO0 yn mynd i mewn i'r modd lawrlwytho. Gellir defnyddio achosion eraill fel botymau cyffredin.
11) Rhyngwyneb Math-C
Y prif ryngwyneb cyflenwad pŵer a rhyngwyneb lawrlwytho rhaglen y modiwl arddangos. Cysylltwch USB â phorthladd cyfresol a chylched lawrlwytho un clic, gellir ei ddefnyddio ar gyfer cyflenwad pŵer, lawrlwytho a chyfathrebu cyfresol.
12) 5V i 3.3V cyftage cylched rheolydd
Y ddyfais graidd yw rheolydd LDO ME6217C33M5G. Y cyftagMae cylched rheolydd yn cefnogi 2V ~ 6.5V o led cyftage mewnbwn, 3.3V sefydlog cyftage allbwn, a'r cerrynt allbwn mwyaf yw 800mA, a all fodloni'r gyfaint yn llawntage a gofynion cyfredol y modiwl arddangos.
13) AILOSOD Allwedd
Ar ôl i'r modiwl arddangos gael ei bweru ymlaen, bydd pwyso'n tynnu'r pin ailosod ESP32 i lawr (y cyflwr rhagosodedig yw tynnu i fyny), er mwyn cyflawni'r swyddogaeth ailosod.
14) cylched rheoli sgrin gyffwrdd gwrthiannol
Y ddyfais graidd yw XPT2046, sy'n cyfathrebu â'r ESP32 trwy SPI. Y gylched hon yw'r bont rhwng y sgrin gyffwrdd gwrthiannol a'r meistr ESP32, sy'n gyfrifol am drosglwyddo'r data ar y sgrin gyffwrdd i'r meistr ESP32, er mwyn cael cyfesurynnau'r pwynt cyffwrdd.
15) Ehangu'r pin mewnbwn
Mae'r ddau borthladd IO mewnbwn nas defnyddiwyd ar y modiwl ESP32 yn cael eu tynnu allan at ddefnydd ymylol.
16) Backlight control circuit
Y ddyfais graidd yw tiwb effaith maes BSS138. Mae un pen y gylched hon wedi'i gysylltu â'r pin rheoli backlight ar y meistr ESP32, ac mae'r pen arall wedi'i gysylltu â phegwn negyddol backlight sgrin LCD LED lamp. Pin rheoli backlight tynnu i fyny, golau ôl, fel arall i ffwrdd.
17) Speaker interface
Rhaid cysylltu terfynellau gwifrau yn fertigol. Fe'i defnyddir i gael mynediad at siaradwyr mono ac uchelseinyddion.
18) Pŵer sain ampcylched lififier
Y ddyfais graidd yw sain FM8002E amplifier IC. Mae un pen y gylched hon wedi'i gysylltu â'r pin allbwn gwerth DAC sain ESP32 ac mae'r pen arall wedi'i gysylltu â rhyngwyneb y corn. Swyddogaeth y gylched hon yw gyrru corn pŵer bach neu siaradwr i sain. Ar gyfer cyflenwad pŵer 5V, y pŵer gyrru uchaf yw 1.5W (llwyth 8 ohms) neu 2W (llwyth 4 ohms).
19) SPI peripheral interface
Rhyngwyneb llorweddol 4-wifren. Arwain pin dewis sglodion nas defnyddiwyd a phin rhyngwyneb SPI a ddefnyddir gan y cerdyn MicroSD, y gellir ei ddefnyddio ar gyfer dyfeisiau SPI allanol neu borthladdoedd IO cyffredin.
20) I2C peripheral interface
Rhyngwyneb llorweddol 4-wifren. Arwain y ddau binnau nas defnyddiwyd i wneud rhyngwyneb I2C, y gellir eu defnyddio ar gyfer dyfeisiau IIC allanol neu borthladdoedd IO cyffredin.
Esboniad manwl o ddiagram sgematig o'r modiwl arddangos
1) Cylched rhyngwyneb Math-C
Yn y gylched hon, D1 yw'r deuod Schottky, a ddefnyddir i atal y cerrynt rhag bacio. Mae D2 i D4 yn ddeuodau amddiffyn ymchwydd electrostatig i atal y modiwl arddangos rhag cael ei niweidio oherwydd gormod o gyfainttage neu cylched byr. R1 yw'r gwrthiant tynnu i lawr. Mae USB1 yn fws Math-C. Mae'r modiwl arddangos yn cysylltu â chyflenwad pŵer Math-C, rhaglenni lawrlwytho, a chyfathrebu porthladd cyfresol trwy'r USB1. Lle mae +5V a GND yn bŵer positif cyftage a signalau daear Mae USB_D- a USB_D+ yn signalau USB gwahaniaethol, sy'n cael eu trosglwyddo i'r gylched USB-i-gyfres ar y bwrdd.
2) 5V i 3.3V cyftage cylched rheolydd
Yn y gylched hon, C16 ~ C19 yw'r cynhwysydd hidlo ffordd osgoi, a ddefnyddir i gynnal sefydlogrwydd y cyfaint mewnbwntage a chyfrol allbwntage. Mae'r U1 yn LDO 5V i 3.3V gyda'r rhif model ME6217C33M5G. Oherwydd bod angen cyflenwad pŵer 3.3V ar y rhan fwyaf o'r cylchedau ar y modiwl arddangos, ac mae mewnbwn pŵer y rhyngwyneb Math-C yn y bôn yn 5V, felly mae'r cyfainttagMae angen cylched trosi e rheolydd.
3) cylched rheoli sgrin gyffwrdd gwrthiannol
Yn y gylched hon, mae C25 a C27 yn gynwysorau hidlo ffordd osgoi, a ddefnyddir i gynnal y cyfaint mewnbwntage sefydlogrwydd. Mae R22 ac R32 yn wrthyddion tynnu i fyny a ddefnyddir i gynnal cyflwr y pin rhagosodedig mor uchel. U4 yw'r IC rheoli XPT2046, swyddogaeth yr IC hwn yw cael y cyfesuryn cyfesurynnoltage gwerth pwynt cyffwrdd y sgrin gyffwrdd gwrthiant trwy X+, X-, Y+, Y- pedwar pin, ac yna trwy drosi ADC, trosglwyddir y gwerth ADC i'r meistr ESP32. Yna mae'r meistr ESP32 yn trosi'r gwerth ADC i werth cydlynu picsel yr arddangosfa. Mae'r XPT2046 yn cyfathrebu â'r meistr ESP32 trwy'r bws SPI, ac oherwydd ei fod yn rhannu'r bws SPI gyda'r arddangosfa, rheolir y statws galluogi trwy'r pin CS. Pin ymyrraeth cyffwrdd yw'r pin PEN, ac mae'r lefel mewnbwn yn isel pan fydd digwyddiad cyffwrdd yn digwydd.
4) USB i borth cyfresol a chylched lawrlwytho un clic
Yn y gylched hon, mae U3 yn IC USB-i-gyfres CH340C, nad oes angen osgiliadur grisial allanol arno i hwyluso dyluniad cylched. Mae C6 yn gynhwysydd hidlo ffordd osgoi a ddefnyddir i gynnal y mewnbwn cyftage sefydlogrwydd. Mae Q1 a Q2 yn driawdau math NPN, ac mae R6 ac R7 yn wrthyddion cerrynt sylfaen triawd sy'n cyfyngu. Swyddogaeth y gylched hon yw gwireddu USB i borth cyfresol a swyddogaeth lawrlwytho un clic. Mae'r signal USB yn cael ei fewnbynnu a'i allbwn trwy binnau UD + ac UD, ac yn cael ei drosglwyddo i'r meistr ESP32 trwy binnau RXD a TXD ar ôl ei drawsnewid. Egwyddor cylched lawrlwytho un clic:
A. Mae'r pinnau RST a DTR o allbwn CH340C lefel uchel yn ddiofyn. Ar yr adeg hon, nid yw'r triode Q1 a Q2 ymlaen, ac mae pinnau IO0 a phinnau ailosod prif reolaeth ESP32 yn cael eu tynnu i fyny i lefel uchel.
B. Mae'r pinnau RST a DTR o lefelau allbwn CH340C yn isel, ar yr adeg hon, nid yw'r triode Q1 a Q2 yn dal i fod ymlaen, ac mae pinnau IO0 a phinnau ailosod prif reolaeth ESP32 yn dal i gael eu tynnu i fyny i lefelau uchel.
C. Mae'r pin RST o CH340C yn parhau heb ei newid, ac mae'r pin DTR yn allbynnu lefel uchel. Ar yr adeg hon, mae Q1 yn dal i gael ei dorri i ffwrdd, mae Q2 ymlaen, mae pin IO0 y meistr ESP32 yn dal i gael ei dynnu i fyny, ac mae'r pin ailosod yn cael ei dynnu i lawr, ac mae'r ESP32 yn mynd i mewn i'r cyflwr ailosod.
D. Mae pin RST CH340C yn allbynnu lefel uchel, mae pin DTR yn allbynnu lefel isel, ar yr adeg hon mae Q1 ymlaen, mae Q2 i ffwrdd, ni fydd pin ailosod prif reolaeth ESP32 yn dod yn uchel ar unwaith oherwydd bod y cynhwysydd cysylltiedig yn cael ei gyhuddo, mae ESP32 yn yn dal yn y cyflwr ailosod, ac mae pin IO0 yn cael ei dynnu i lawr ar unwaith, ar yr adeg hon bydd yn mynd i mewn i'r modd lawrlwytho.
5) Pŵer sain ampcylched lififier
Yn y gylched hon, mae R23, C7, C8 a C9 yn ffurfio'r gylched hidlo RC, a R10 a R13 yw gwrthyddion addasu cynnydd y gweithredol ampllewywr. Pan nad yw gwerth gwrthiant R13 wedi newid, y lleiaf yw gwerth gwrthiant R10, y mwyaf yw cyfaint y siaradwr allanol. Mae C10 a C11 yn gynwysorau cyplu mewnbwn. R11 yw'r gwrthydd tynnu i fyny. JP1 yw'r porthladd corn/siaradwr. Yr U5 yw'r pŵer sain FM8002E amplifier IC. Ar ôl mewnbwn gan AUDIO_IN, mae'r signal sain DAC yn ampwedi'i chwyddo gan enillion ac allbwn FM8002E i'r siaradwr / siaradwr gan y pinnau VO1 a VO2. SHUTDOWN yw'r pin galluogi ar gyfer FM8002E. Mae'r lefel isel wedi'i alluogi. Yn ddiofyn, mae'r lefel uchel wedi'i alluogi.
6) ESP32-WROOM-32E prif gylched rheoli
Yn y gylched hon, mae C4 a C5 yn gynwysorau hidlo ffordd osgoi, ac mae U2 yn fodiwlau ESP32-WROOM-32E. I gael manylion am gylched fewnol y modiwl hwn, cyfeiriwch at y ddogfennaeth swyddogol.
7) cylched ailosod allweddol
Yn y gylched hon, KEY1 yw'r allwedd, R4 yw'r gwrthydd tynnu i fyny, a C3 yw'r cynhwysydd oedi. Egwyddor ailosod:
A. Ar ôl pŵer ymlaen, mae C3 yn codi tâl. Ar yr adeg hon, mae C3 yn cyfateb i gylched byr, mae pin AILOSOD wedi'i seilio, mae ESP32 yn mynd i mewn i'r cyflwr ailosod.
B. Pan godir C3, mae C3 yn cyfateb i gylched agored, mae'r pin AILOSOD yn cael ei dynnu i fyny, mae ailosod ESP32 wedi'i orffen, ac mae'r ESP32 yn mynd i mewn i'r cyflwr gweithio arferol.
C. Pan fydd KEY1 yn cael ei wasgu, mae'r pin AILOSOD wedi'i seilio, mae ESP32 yn mynd i mewn i'r cyflwr ailosod, ac mae C3 yn cael ei ollwng trwy KEY1.
D. Pan ryddheir ALLWEDD 1, codir tâl ar C3. Ar yr adeg hon, mae C3 yn cyfateb i gylched byr, mae pin AILOSOD wedi'i seilio, mae ESP32 yn dal i fod yn y cyflwr AILOSOD. Ar ôl codi tâl ar C3, mae'r pin ailosod yn cael ei dynnu i fyny, mae ESP32 yn cael ei ailosod ac yn mynd i mewn i'r cyflwr gweithio arferol.
Os yw'r AILOSOD yn aflwyddiannus, gellir cynyddu gwerth goddefgarwch C3 yn briodol i ohirio amser lefel isel y pin ailosod.
8) cylched rhyngwyneb modiwl cyfresol
Yn y gylched hon, mae P2 yn sedd traw 4P 1.25mm, mae R29 a R30 yn wrthyddion cydbwysedd rhwystriant, ac mae Q5 yn diwb effaith maes sy'n rheoli'r cyflenwad pŵer mewnbwn 5V. Mae R31 yn wrthydd tynnu i lawr. Cysylltwch RXD0 a TXD0 â phinnau cyfresol, a chyflenwch bŵer i'r ddau bin arall. Mae'r porthladd hwn wedi'i gysylltu â'r un porthladd cyfresol â'r modiwl porth USB-i-gyfres ar y bwrdd.
9) xpand IO and peripheral interface circuits
Yn y gylched hon, mae P3 a P4 yn seddi traw 4P 1.25mm, ac mae JP3 yn seddi traw 2P 1.25mm. Mae R33 ac R34 yn wrthyddion tynnu pin I2C. Rhennir pinnau SPI_CLK, SPI_MISO, SPI_MOSI gyda phiniau SPI cerdyn MicroSD. Nid yw pinnau SPI_CS, IIC_SCL, IIC_SDA, IO35, IO39 yn cael eu defnyddio gan ddyfeisiau ar y bwrdd, felly cânt eu harwain allan i gysylltu dyfeisiau SPI ac IIC, a gellir eu defnyddio hefyd ar gyfer IO cyffredin. Pethau i wylio amdanynt:
A. Dim ond pinnau mewnbwn all IO35 ac IO39;
B. Pan ddefnyddir y pin IIC ar gyfer IO cyffredin, mae'n well cael gwared ar y gwrthiant tynnu i fyny R33 a R34;
10) Tâl batri a chylched rheoli rhyddhau
Yn y gylched hon, mae C20, C21, C22 a C23 yn gynwysorau hidlo dargyfeiriol. U6 yw'r IC rheoli tâl batri TP4054. Mae R27 yn rheoleiddio cerrynt codi tâl y batri. Mae JP2 yn sedd traw 2P 1.25mm, wedi'i chysylltu â batri. Mae Q3 yn FET sianel-P. Gwrthydd tynnu-lawr grid Q28 yw R3. Mae TP4054 yn gwefru'r batri trwy'r pin BAT, y lleiaf yw'r gwrthiant R27, y mwyaf yw'r cerrynt gwefru, yr uchafswm yw 500mA. Mae Q3 a R28 gyda'i gilydd yn ffurfio cylched rhyddhau batri, pan nad oes cyflenwad pŵer trwy'r rhyngwyneb Math-C, y +5V cyftage yw 0, yna mae'r giât Q3 yn cael ei dynnu i lawr i'r lefel isel, mae'r draen a'r ffynhonnell ymlaen, ac mae'r batri yn cyflenwi pŵer i'r modiwl arddangos cyfan. Pan gaiff ei bweru trwy'r rhyngwyneb Math-C, mae'r +5V cyftage yw 5V, yna mae giât Q3 yn 5V o uchder, mae'r draen a'r ffynhonnell yn cael eu torri i ffwrdd, ac mae cyflenwad y batri yn cael ei dorri.
11) 48P rhyngwyneb weldio gwifren panel LCD
Yn y gylched hon, C24 yw'r cynhwysydd hidlo ffordd osgoi, a QD1 yw'r rhyngwyneb weldio sgrin grisial hylif traw 48P 0.8mm. Mae gan y QD1 pin signal sgrin gyffwrdd ymwrthedd, sgrin LCD cyftage pin, pin cyfathrebu SPI, pin rheoli a pin cylched backlight. Mae'r ESP32 yn defnyddio'r pinnau hyn i reoli'r LCD a'r sgrin gyffwrdd.
12) Lawrlwythwch cylched allweddol
Yn y gylched hon, ALLWEDD 2 yw'r allwedd a R5 yw'r gwrthydd tynnu i fyny. Mae IO0 yn uchel yn ddiofyn ac yn isel pan fydd KEY2 yn cael ei wasgu. Pwyswch a dal KEY2, pweru ymlaen neu ailosod, a bydd yr ESP32 yn mynd i mewn i'r modd lawrlwytho. Mewn achosion eraill, gellir defnyddio KEY2 fel allwedd arferol.
13) cylched canfod pŵer batri
Yn y gylched hon, mae R2 ac R3 yn rhannol gyftage gwrthyddion, ac mae C1 a C2 yn gynwysorau hidlo dargyfeiriol. Mae'r batri cyftage mewnbwn signal BAT+ yn mynd drwy'r gwrthydd rhannwr. BAT_ADC yw'r cyftage gwerth ar ddau ben R3, sy'n cael ei drosglwyddo i'r meistr ESP32 trwy'r pin mewnbwn, ac yna'n cael ei drawsnewid gan ADC i gael y cyfaint batri o'r diweddtage gwerth. Y cyftagdefnyddir e divider oherwydd bod yr ESP32 ADC yn trosi uchafswm o 3.3V, tra bod y cyfaint dirlawnder batritage yw 4.2V, sydd allan o amrediad. Mae'r cyftage wedi'i luosi â 2 yw'r cyfaint batri gwirioneddoltage.
14) cylched rheoli backlight LCD
Yn y gylched hon, R24 yw'r gwrthiant dadfygio ac fe'i cedwir dros dro. C4 yw'r tiwb effaith maes N-sianel, R25 yw'r gwrthydd tynnu-lawr grid Q4, a R26 yw'r gwrthydd cyfyngu cerrynt backlight. Mae'r backlight LCD LED lamp mewn cyflwr cyfochrog, mae'r polyn positif wedi'i gysylltu â 3.3V, ac mae'r polyn negyddol wedi'i gysylltu â draen Q4. Pan fydd y pin rheoli LCD_BL yn allbynnu cyfaint ucheltage, mae'r draen a'r polyn ffynhonnell o Q4 yn cael eu troi ymlaen. Ar yr adeg hon, mae polyn negyddol y backlight LCD wedi'i seilio, ac mae'r backlight LED lamp yn cael ei droi ymlaen ac yn allyrru golau. Pan fydd y pin rheoli LCD_BL yn allbynnu cyfaint iseltage, mae'r draen a ffynhonnell Q4 yn cael eu torri i ffwrdd, ac mae backlight negyddol y sgrin LCD yn cael ei atal, a'r backlight LED lamp heb ei droi ymlaen. Yn ddiofyn, mae'r backlight LCD i ffwrdd. Gall lleihau'r ymwrthedd R26 gynyddu disgleirdeb mwyaf y backlight. Yn ogystal, gall y pin LCD_BL fewnbynnu signal PWM i addasu'r backlight LCD.
15) RGB cylched rheoli golau tri-liw
Yn y gylched hon, mae LED2 yn l tri-liw RGBamp, ac mae R14 ~ R16 yn l tri lliwamp gwrthydd cyfyngu ar hyn o bryd. Mae LED2 yn cynnwys goleuadau LED coch, gwyrdd a glas, sy'n gysylltiad anod cyffredin, mae IO16, IO17 ac IO22 yn dri pin rheoli, sy'n goleuo goleuadau LED ar lefel isel ac yn diffodd goleuadau LED ar lefel uchel.
16) Cylched rhyngwyneb slot cerdyn MicroSD
Yn y gylched hon, SD_CARD1 yw'r slot cerdyn MicroSD. Mae R17 i R21 yn wrthyddion tynnu i fyny ar gyfer pob pin. C26 yw'r cynhwysydd hidlo ffordd osgoi. Mae'r cylched rhyngwyneb hwn yn mabwysiadu modd cyfathrebu SPI. Yn cefnogi storio cardiau MicroSD yn gyflym. Sylwch fod y rhyngwyneb hwn yn rhannu'r bws SPI gyda'r rhyngwyneb ymylol SPI.
Rhagofalon ar gyfer defnyddio modiwl arddangos
- Mae'r modiwl arddangos yn cael ei gyhuddo o'r batri, mae'r siaradwr allanol yn chwarae'r sain, ac mae'r sgrin arddangos hefyd yn gweithio, ar yr adeg hon gall cyfanswm y cerrynt fod yn fwy na 500mA. Yn yr achos hwn, mae angen i chi dalu sylw i'r cerrynt mwyaf a gefnogir gan y cebl Math-C a'r cerrynt mwyaf a gefnogir gan y rhyngwyneb cyflenwad pŵer er mwyn osgoi cyflenwad pŵer annigonol.
- Yn ystod y defnydd, peidiwch â chyffwrdd â chyfrol LDOtage rheolydd a rheoli tâl batri IC gyda'ch dwylo i osgoi cael eu llosgi gan dymheredd uchel.
- Wrth gysylltu'r porthladd IO, rhowch sylw i'r defnydd IO er mwyn osgoi camgysylltu ac nid yw diffiniad cod y rhaglen yn cyfateb.
- Defnyddiwch y cynnyrch yn ddiogel ac yn rhesymol.
Dogfennau / Adnoddau
 |
Modiwl Arddangos 32 Modfedd Elecrow ESP32-3.5E [pdfLlawlyfr Defnyddiwr E32R35T, E32N35T, ESP32-32E 3.5 Modiwl Arddangos Modiwl, ESP32-32E, Modiwl Arddangos 3.5 Modfedd, Modiwl Arddangos, Modiwl |