BOARDCON MINI3562 System Ar Modiwl
Rhagymadrodd
Am y Llawlyfr hwn
Bwriad y llawlyfr hwn yw rhoi trosodd i'r defnyddiwrview o'r bwrdd a buddion, manylebau nodweddion cyflawn, a gweithdrefnau sefydlu. Mae'n cynnwys gwybodaeth ddiogelwch bwysig hefyd.
Adborth a Diweddariad i'r Llawlyfr hwn
Er mwyn helpu ein cwsmeriaid i wneud y gorau o'n cynnyrch, rydym yn barhaus yn sicrhau bod adnoddau ychwanegol a diweddar ar gael ar y Boardcon websafle (www.boardcon.com, www.armdesigner.com). Mae'r rhain yn cynnwys llawlyfrau, nodiadau cais, rhaglennu examples, a meddalwedd a chaledwedd wedi'u diweddaru. Dewch i mewn o bryd i'w gilydd i weld beth sy'n newydd! Pan fyddwn yn blaenoriaethu gwaith ar yr adnoddau hyn sydd wedi'u diweddaru, adborth gan gwsmeriaid yw'r dylanwad mwyaf, Os oes gennych gwestiynau, sylwadau neu bryderon am eich cynnyrch neu brosiect, peidiwch ag oedi cyn cysylltu â ni yn support@armdesigner.com.
Gwarant Cyfyngedig
Mae Boardcon yn gwarantu bod y cynnyrch hwn yn rhydd o ddiffygion mewn deunydd a chrefftwaith am gyfnod o flwyddyn o'r dyddiad prynu. Yn ystod y cyfnod gwarant hwn, bydd Boardcon yn atgyweirio neu'n disodli'r uned ddiffygiol yn unol â'r broses ganlynol: Rhaid cynnwys copi o'r anfoneb wreiddiol wrth ddychwelyd yr uned ddiffygiol i Boardcon. Nid yw'r warant gyfyngedig hon yn cynnwys iawndal sy'n deillio o oleuadau neu ymchwyddiadau pŵer eraill, camddefnyddio, cam-drin, amodau gweithredu annormal, neu ymdrechion i newid neu addasu swyddogaeth y cynnyrch. Mae'r warant hon yn gyfyngedig i atgyweirio neu ailosod yr uned ddiffygiol. Ni fydd Boardcon mewn unrhyw achos yn atebol nac yn gyfrifol am unrhyw golled neu iawndal, gan gynnwys ond heb fod yn gyfyngedig i unrhyw elw a gollwyd, iawndal achlysurol neu ganlyniadol, colli busnes, neu elw rhagweladwy sy'n deillio o ddefnyddio'r cynnyrch hwn neu anallu i'w ddefnyddio. Mae atgyweiriadau a wneir ar ôl i'r cyfnod gwarant ddod i ben yn destun tâl atgyweirio a chost llongau dychwelyd. Cysylltwch â Boardcon i drefnu unrhyw wasanaeth atgyweirio ac i gael gwybodaeth am daliadau atgyweirio.
MINI3562 Cyflwyniad
Crynodeb
Mae'r MINI3562 yn SOM cost-optimeiddio wedi'i bweru gan brosesydd Rockchip RK3562 gyda CPU Cortex-A53 quad-core ac ARM G52 2EE GPU, 1 TOPS NPU. Mae'r RK3562 SOM hwn yn cynnig ffactor ffurf llai ac effeithlonrwydd pŵer ar gyfer ystod eang o gymwysiadau targed megis gwyliadwriaeth diogelwch a Rheoli Traffig. Fe'i cynlluniwyd yn benodol ar gyfer dyfeisiau perfformiad uchel fel blwch teledu neu recordwyr, dyfeisiau VI, dyfeisiau rhyngweithiol deallus, cyfrifiaduron personol a robotiaid. Gall yr ateb peiriant prosesu a chyflymu amlgyfrwng perfformiad uchel helpu cwsmeriaid i gyflwyno technolegau newydd yn gyflymach a gwella effeithlonrwydd datrysiad cyffredinol.
Nodweddion
- Microbrosesydd
- Pensaernïaeth Cortex-A64 Quad-core 53-bit wedi'i chlocio hyd at 2.0GHz.
- Gweithredu set gyfarwyddiadau pensaernïaeth ARM v8-A yn llawn, cefnogaeth ARM Neon Advanced SIMD (cyfarwyddyd sengl, data lluosog) ar gyfer cyfrifiant prosesu cyfryngau a signal carlam.
- Celc cyfarwyddiadau integredig 32KB L1, storfa ddata 32KB L1 gyda chyfuniad set 4-ffordd.
- Sefydliad Cof
- LPDDR4 neu LPDDR4X RAM hyd at 8GB
- EMMC hyd at 128GB
- Boot ROM
- Yn cefnogi lawrlwytho cod system trwy USB OTG
- System ddiogel
- Mewnosod dwy injan seiffr
- Cefnogi ysgol allweddol i warantu allwedd yn ddiogel
- Cefnogi OS diogel a sgramblo data
- Cefnogi OTP
- Datgodiwr Fideo / Amgodiwr
- H.265 HEVC/MVC Prif Profile yuv420@L5.0 hyd at 4096×2304@30fps.
- H.264 CGY/MVC Prif Profile yuv400/yuv420/yuv422/@L5.0 up to 1920×1080@60fps.
- VP9 Profile0 yuv420@L5.0 hyd at 4096×2304@30fps.
- H.264 Uchel Profile lefel 4.2, hyd at 1920×1080@60fps.
- Cefnogi ffynhonnell fideo YUV / RGB gyda chylchdroi a drych.
- NPU
- Mae'r NPU 1TOPS adeiledig yn cefnogi gweithrediadau hybrid gyda mathau o ddata INT4 / INT8 / INT16 / FP16. Yn ogystal, mae ganddo gydnawsedd cryf â chyfres o fframweithiau, megis TensorFlow, MXNet, PyTorch, a Caffe, gan alluogi trosi modelau rhwydwaith yn hawdd.
- Is-System Arddangos
Cefnogi 1- sianel MIPI_DSI neu LVDS- MIPI DSI TX (Hyd at 2048 × 1080@60Hz)
- LVDS (Hyd at 800×1280@60Hz)
- Rhyngwyneb allbwn fideo RGB
- Cefnogaeth hyd at 2048 × 1080@60Hz
- Cefnogi fformat RGB (hyd at 8bit).
- Cyfradd data hyd at 150MHz
- Rhyngwyneb allbwn fideo BT.656/BT.1120
- BT1120 hyd at allbwn 1080 P/I
- BT656 hyd at allbwn 576 P/I
- MIPI CSI RX
- Hyd at 4 lôn ddata, cyfradd data uchaf o 2.5Gbps fesul lôn.
- Cefnogi modd MIPI-HS, MIPI-LP.
- Cefnogi Un rhyngwyneb gydag 1 lôn cloc a 4 lôn ddata.
- Cefnogi Dau ryngwyneb, pob un ag 1 lôn cloc a 2 lôn ddata.
- Sain 2- rhyngwyneb sianel I2S
- Cefnogi arferol, chwith-gyfiawn, dde-gyfiawn.
- Cefnogi modd meistr a chaethwas.
- Ni ellir defnyddio modd I2S, PCM a TDM ar yr un pryd.
- 1- sianel SPDIF
- Cefnogi dwy storfa ddata sain 16-did gyda'i gilydd mewn un lleoliad 32-did o led.
- Cefnogi allbwn data sain stereo fformat deuphase.
- Cefnogi trosglwyddiad PCM aflinol.
- Analog DAC digidol 2 sianel
- 1- sianel MIC YN.
- Clustffon 1- sianel.
- Siaradwr 1- sianel ALLAN.
- Rhyngwyneb Aml-PHY
- Cefnogi aml-PHY gydag un PCIe2.1 ac un rheolydd USB3.0
- Rheolydd Dyfais Rôl Ddeuol USB 3.0 (DRD).
- PCIe2.1 rhyngwyneb
- Gwesteiwr USB 2.0
- Cefnogwch un Gwesteiwr USB2.0
- Ethernet
- Ar fwrdd RTL8211F
- Cefnogi rhyngwyneb RMII / RGMII PHY
- I2C
- Hyd at 5-CH I2C
- Cefnogi modd safonol a modd cyflym (hyd at 400kbit yr eiliad)
- SDIO 1- sianel ac 1- sianel SDMMC
- Cefnogi protocol SDIO 3.0
- Cefnogi cerdyn SD3.0
- SPI
- Hyd at 3 rheolydd SPI
- Cefnogi dau allbwn sglodion-ddewis
- Cefnogi modd cyfresol-feistr a chyfresol-gaethwas, meddalwedd-ffurfweddadwy.
- UART
- Cefnogi hyd at 10 UARTs
- UART0 gyda 2 wifren ar gyfer dadfygio
- Gwreiddio dau FIFO 64byte
- ADC
- Hyd at 11 sianel ADC
- Cydraniad 10-did hyd at 1MS/ssampcyfradd ling
- SARADC0 am ADFERIAD
- Cyftage ystod mewnbwn rhwng 0V i 1.8V
- PWM
- Hyd at 15 PWM gyda gweithrediad yn seiliedig ar ymyrraeth
- Cefnogi cyfleuster amser/cownter 32bit
- Opsiwn IR ar PWM3/PWM7/PWM11/PWM15
- Uned bŵer
- PMU RK809 ar fwrdd
- 3.4 ~ 5.5V mewnbwn pŵer hyd at 4A cyfredol
- Allbwn 1.8V a 3.3V ar y mwyaf 500mA
- RTC isel iawn yn defnyddio cerrynt, llai 0.25uA ar Gell botwm 3V.
Diagram Bloc MINI3562
Diagram Bloc RK3562
Bwrdd datblygu (EM3562) Diagram Bloc
Manylebau MINI3562
| Nodwedd | Manylebau |
| SoC | Sglodion roc RK3562. Cortex-A53 cwad-craidd hyd at 2.0GHz |
|
GPU |
ARM G52 2EE gyda chefnogaeth ar gyfer OpenGL ES 1.1/2.0/3.2, OpenCL 2.0,
Vulcan 1.1 |
| NPU | 1 TOPAU |
|
VPU |
4K@30fps H.265 HEVC/MVC, Datgodiwr Fideo VP9 1080p@60fps H.264 AVC/MVC Decoder Video
1080p@60fps H.264 Amgodiwr Fideo |
| Cof | 4GB/8GB LPDDR4X |
| Storio | 8GB/16GB/32GB/64GB/128GB |
| Cyflenwad Cyftage | DC 5V |
|
Pin allan |
5x UART, USB2.0 OTG, USB2.0 Host, MIPI DSI/LVDS, 2x MIPI CSI, GbE,
PCIe2.1, 2x SDMMC, I2C, ADC, GPIO, I2S, PWM, ac ati |
| Ethernet | GbE PHY (RTL8211F) ar y bwrdd craidd |
| Haen PCB | 8 |
| Dimensiynau | 45 x 34 mm |
| Pwysau | 7.3 gram |
| Cysylltwyr | Cysylltwyr Bwrdd-i-Fwrdd 2x 100-pin, traw 0.4mm (Plygiwch) |
|
Cais |
gwyliadwriaeth diogelwch, Rheoli Traffig, Dadansoddeg Manwerthu,
Gweithgynhyrchu a Rheoli Ansawdd, ac ati. |
Dimensiwn PCB MINI3562
Math o Gysylltydd
- Cysylltydd mini3562
PLWG
Patrwm PCB a Argymhellir 
Cysylltydd bwrdd seiliedig
Cynhwysydd
Uchder Stacio 1.5mm
Patrwm PCB a Argymhellir 
MINI3562 Diffiniad Pin
| Pin
(J1) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO
Cyftage (V) |
| 1 | VCC_RTC | MEWNBWN GRYM | 1.8 ~ 3.3 | |
| 2 | GND | 0 | ||
| 3 | GND | 0 | ||
| 4 | RTCIC_32KOUT | (PU10K) | 1.8 | |
| 5 | UART0_TX_M0_DEBUG | JTAG_CPU_MCU_TCK_M0 | GPIO0_D1_u | 3.3 |
| 6 | GND | 0 | ||
| 7 | UART0_RX_M0_DEBUG | JTAG_CPU_MCU_TMS_M0 | GPIO0_D0_u | 3.3 |
|
8 |
CAM_RST1_L_1V8 |
I2S1_SDO0_M1/CAM_CLK3
_OUT/UART8_RTSN_M0/ SPI0_CLK_M1/PWM13_M1 |
GPIO3_B5_ch |
1.8 |
| 9 | PCIE20_PERSTn_M1 | PDM_SDI1_M0 | GPIO3_B0_ch | 3.3 |
|
10 |
CAM_PDN1_L_1V8 |
I2S1_SDI0_M1/ISP_FLASH
_TRIGIN/UART3_RTSN_M1 |
GPIO3_C1_d |
1.8 |
|
11 |
PCIE20_WAKEn_M1 |
PDM_SDI2_M0/UART5_RX
_M1 |
GPIO3_A7_ch |
3.3 |
| 12 | CAM_RST0_L_1V8 | I2S1_LRCK_M1/CAM_CLK2 | GPIO3_B4_ch | 1.8 |
| Pin
(J1) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO
Cyftage (V) |
| _OUT/UART8_CTSN_M0/S
PI0_MOSI_M1/PWM12_M1 |
||||
|
13 |
PCIE20_CLKREQn_M1 |
PDM_CLK0_M0/UART5_TX
_M1 |
GPIO3_A6_ch |
3.3 |
|
14 |
I2C5_SDA_M0_1V8 |
ISP_FLASH_TRIGOUT/UAR
T9_RX_M |
GPIO3_C3_d |
1.8 |
|
15 |
TP_RST_L |
SPI0_CSN1_M0/PWM4_M0/
CPU_AVS/SPDIF_TX_M1 |
GPIO0_B7_ch |
3.3 |
|
16 |
I2C5_SCL_M0_1V8 |
ISP_PRELIGHT_TRIGOUT/
UART9_TX_M1 |
GPIO3_C2_d |
1.8 |
|
17 |
I2C2_SDA_TP |
I2C2_SDA_M0/PCIE20_WA
KEN_M0 |
GPIO0_B6_ch |
3.3 |
|
18 |
I2C4_SDA_M0_1V8 |
I2S1_SDO2_M1/I2S1_SDI2_ M1/UART3_TX_M1/SPI0_C
SN0_M1/I2C4_SDA_M0 |
GPIO3_B7_ch |
1.8 |
|
19 |
I2C2_SCL_TP |
I2C2_SCL_M0/PCIE20_PER
STN_M0 |
GPIO0_B5_ch |
3.3 |
|
20 |
I2C4_SCL_M0_1V8 |
I2S1_SDO1_M1/I2S1_SDI3_ M1/UART3_CTSN_M1/SPI0
_CSN1_M1/I2C4_SCL_M0 |
GPIO3_B6_ch |
1.8 |
|
21 |
TP_INT_L |
UART2_RTSN_M0/PWM0_
M0/SPI0_CLK_M0 |
GPIO0_C3_d |
3.3 |
|
22 |
CAM_PDN0_L_1V8 |
I2S1_SDO3_M1/I2S1_SDI1_ M1/UART3_RX_M1/SPI0_MI
SO_M1 |
GPIO3_C0_d |
1.8 |
| 23 | GND | 0 | ||
| 24 | GND | 0 | ||
|
25 |
LCDC_HSYNC |
I2S1_SDO1_M0/UART9_CT SN_M0/SPI2_CSN1_M0/I2C
1_SCL_M1/UART3_TX_M0 |
GPIO4_B4_ch |
3.3 |
|
26 |
CAM_CLK1_OUT_1V8 |
I2S1_SCLK_M1/UART8_RX
_M0 |
GPIO3_B3_ch |
1.8 |
|
27 |
LCDC_VSYNC |
I2S1_SDO2_M0/UART9_RT
SN_M0/SPI2_CSN0_M0/I2C 1_SDA_M1/UART3_RX_M0 |
GPIO4_B5_ch |
3.3 |
| 28 | GND | 0 | ||
|
29 |
LCDC_DEN |
I2S1_SDO3_M0/SPI2_CLK_
M0/UART3_CTSN_M0 |
GPIO4_B6_ch |
3.3 |
|
30 |
CAM_CLK0_OUT_1V8 |
I2S1_MCLK_M1/UART8_TX
_M0 |
GPIO3_B2_ch |
1.8 |
| 31 | UART4_TX_M0/LCD_D7 | I2S1_SDI0_M0 | GPIO3_D0_ch | 3.3 |
| Pin
(J1) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO
Cyftage (V) |
| 32 | GND | 0 | ||
| 33 | UART7_RX_M0/LCD_D6 | I2S1_SDO0_M0 | GPIO3_C7_d | 3.3 |
|
34 |
UART7_RTS_M0/LCD_D12 |
I2S1_SDI3_M0/SPI2_MOSI_
M0/I2C2_SDA_M1 |
GPIO3_D3_ch |
3.3 |
|
35 |
UART4_RTS_M0/LCD_D5 |
I2S1_LRCK_M0/PWM15_M
0 |
GPIO3_C6_d |
3.3 |
|
36 |
UART7_CTS_M0/LCD_D11 |
I2S1_SDI2_M0/SPI2_MISO_
M0/I2C2_SCL_M1 |
GPIO3_D2_ch |
3.3 |
| 37 | UART4_CTS_M0/LCD_D4 | I2S1_SCLK_M0/PWM14_M0 | GPIO3_C5_d | 3.3 |
|
38 |
UART4_RX_M0/LCD_D10 |
I2S1_SDI1_M0/UART3_RTS
N_M0 |
GPIO3_D1_ch |
3.3 |
| 39 | UART7_TX_M0/LCD_D3 | I2S1_MCLK_M0 | GPIO3_C4_d | 3.3 |
| 40 | GND | 0 | ||
|
41 |
PHY0_LED1/CFG_LDO0/LC
D_D21 (diofyn: PHY0_LED1) |
PWM12_M0/I2S2_LRCK_M
1 |
GPIO4_A1_ch |
3.3 |
|
42 |
LCDC_CLK |
PDM_CLK0_M1/CAM_CLK1
_OUT_M1 |
GPIO4_B7_ch |
3.3 |
|
43 |
PHY0_LED2/CFG_LDO1/LC
D_D9 (diofyn: PHY0_LED2) |
PDM_CLK0_M1/CAM_CLK1
_OUT_M1 |
GPIO4_B7_ch |
3.3 |
| 44 | GND | 0 | ||
| 45 | GND | 0 | ||
|
46 |
PDM_SDI1/LCD_D16 |
UART1_CTSN_M1/PDM_SD
I1_M1/UART6_RX_M1 |
GPIO4_B0_ch |
3.3 |
|
47 |
PHY0_MDI0+/LCD_D22
(diofyn: PHY0_MDI0+） |
SPI1_MOSI_M0/UART6_CT
SN_M1 |
GPIO4_A2_ch |
3.3 |
| 48 | GND | 0 | ||
|
49 |
PHY0_MDI0-/LCD_D23
(diofyn: PHY0_MDI0-） |
SPI1_MISO_M0/UART6_RT
SN_M1 |
GPIO4_A3_ch |
3.3 |
|
50 |
ETH_CLK_25M/LCD_D17
(diofyn: ETH_CLK_25M) |
PDM_CLK1_M1/CAM_CLK0
_OUT_M1/I2S2_SCLK_M1 |
GPIO4_B1_ch |
3.3 |
|
51 |
PHY0_MDI1+/LCD_D13
(diofyn: PHY0_MDI1+） |
UART8_TX_M1/I2S2_SDI_
M1 |
GPIO3_D4_ch |
3.3 |
|
52 |
LCD_D19 |
UART8_CTSN_M1/SPI1_CS
N0_M0 |
GPIO3_D7_ch |
3.3 |
|
53 |
PHY0_MDI1-/LCD_D14
(diofyn: PHY0_MDI1-） |
UART8_RX_M1/I2S2_SDO_
M1 |
GPIO3_D5_ch |
3.3 |
|
54 |
LCD_D20 |
UART8_RTSN_M1/SPI1_CS
N1_M0 |
GPIO4_A0_ch |
3.3 |
| 55 | PHY0_MDI2+/LCD_D18 | UART9_RX_M0 | GPIO4_B3_ch | 3.3 |
| Pin
(J1) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO
Cyftage (V) |
| (diofyn: PHY0_MDI2+） | ||||
|
56 |
LCD_D15 |
SPI1_CLK_M0/I2S2_MCLK_
M1 |
GPIO3_D6_ch |
3.3 |
|
57 |
PHY0_MDI2-/LCD_D2
(diofyn: PHY0_MDI2-） |
UART9_TX_M0 |
GPIO4_B2_ch |
3.3 |
| 58 | GND | 0 | ||
| 59 | PHY0_MDI3+ | |||
| 60 | MIPI_CSI_RX1_CLK1P | MEWNBWN | ||
| 61 | PHY0_MDI3- | |||
| 62 | MIPI_CSI_RX1_CLK1N | MEWNBWN | ||
| 63 | GND | 0 | ||
| 64 | MIPI_CSI_RX1_D3P | MEWNBWN | ||
| 65 | MIPI_CSI_RX1_CLK0P | MEWNBWN | ||
| 66 | MIPI_CSI_RX1_D3N | MEWNBWN | ||
| 67 | MIPI_CSI_RX1_CLK0N | MEWNBWN | ||
| 68 | MIPI_CSI_RX1_D2P | MEWNBWN | ||
| 69 | MIPI_CSI_RX1_D1P | MEWNBWN | ||
| 70 | MIPI_CSI_RX1_D2N | MEWNBWN | ||
| 71 | MIPI_CSI_RX1_D1N | MEWNBWN | ||
| 72 | GND | 0 | ||
| 73 | MIPI_CSI_RX1_D0P | MEWNBWN | ||
| 74 | MIPI_CSI_RX0_CLK1P | MEWNBWN | ||
| 75 | MIPI_CSI_RX1_D0N | MEWNBWN | ||
| 76 | MIPI_CSI_RX0_CLK1N | MEWNBWN | ||
| 77 | GND | 0 | ||
| 78 | MIPI_CSI_RX0_D3P | MEWNBWN | ||
| 79 | MIPI_CSI_RX0_CLK0P | MEWNBWN | ||
| 80 | MIPI_CSI_RX0_D3N | MEWNBWN | ||
| 81 | MIPI_CSI_RX0_CLK0N | MEWNBWN | ||
| 82 | MIPI_CSI_RX0_D2P | MEWNBWN | ||
| 83 | MIPI_CSI_RX0_D1P | MEWNBWN | ||
| 84 | MIPI_CSI_RX0_D2N | MEWNBWN | ||
| 85 | MIPI_CSI_RX0_D1N | MEWNBWN | ||
| 86 | GND | 0 | ||
| 87 | MIPI_CSI_RX0_D0P | MEWNBWN | ||
|
88 |
MIPI_DSI_TX_CLKP/LVDS_
TX_CLKP |
ALLBWN |
||
| 89 | MIPI_CSI_RX0_D0N | ALLBWN | ||
|
90 |
MIPI_DSI_TX_CLKN/LVDS_
TX_CLKN |
ALLBWN |
||
| 91 | GND | 0 |
| Pin
(J1) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO
Cyftage (V) |
|
92 |
MIPI_DSI_TX_D1P/LVDS_T
X_D1P |
ALLBWN |
||
|
93 |
MIPI_DSI_TX_D3P/LVDS_T
X_D3P |
ALLBWN |
||
|
94 |
MIPI_DSI_TX_D1N/LVDS_T
X_D1N |
ALLBWN |
||
|
95 |
MIPI_DSI_TX_D3N/LVDS_T
X_D3N |
ALLBWN |
||
|
96 |
MIPI_DSI_TX_D0P/LVDS_T
X_D0P |
ALLBWN |
||
|
97 |
MIPI_DSI_TX_D2P/LVDS_T
X_D2P |
ALLBWN |
||
|
98 |
MIPI_DSI_TX_D0N/LVDS_T
X_D0N |
ALLBWN |
||
|
99 |
MIPI_DSI_TX_D2N/LVDS_T
X_D2N |
ALLBWN |
||
| 100 | GND | 0 |
| Pin
(J2) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO Cyftage (V) |
| 1 | SARADC0_IN4 | 1.8 | ||
| 2 | VCC3V3_SYS | ALLBWN GRYM | 3.3 | |
| 3 | SARADC0_IN4 | 1.8 | ||
| 4 | VCC3V3_SYS | ALLBWN GRYM | 3.3 | |
| 5 | SARADC0_IN6 | 1.8 | ||
| 6 | GND | 0 | ||
| 7 | SARADC0_IN7 | 1.8 | ||
|
8 |
PCIE_PWREN_H |
I2C3_SDA_M0/UART2_RX_1/ SPDIF_TX_M0/UART5_RTSN
_M1 |
GPIO3_A1_ch |
3.3 |
|
9 |
SARADC0_IN1_KEY/REC
TROSOL |
(PU10K) |
1.8 |
|
|
10 |
4G_DISABLE_L |
I2C3_SCL_M0/UART2_TX_M
1/PDM_SDI3_M0/UART5_CT SN_M1 |
GPIO3_A0_ch |
3.3 |
| 11 | SARADC0_IN2 | 1.8 | ||
| 12 | WIFI_WAKE_HOST_H | I2C1_SDA_M0 | GPIO0_B4_ch | 3.3 |
| 13 | GND | 0 | ||
| 14 | WIFI_REG_ON_H | I2C1_SCL_M0 | GPIO0_B3_ch | 3.3 |
| 15 | SARADC1_IN0 | 1.8 | ||
| Pin
(J2) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO Cyftage (V) |
| 16 | HOST_WAKE_BT_H | UART6_RX_M0 | GPIO0_C7_d | 3.3 |
| 17 | SARADC1_IN1 | 1.8 | ||
| 18 | BT_WAKE_HOST_H | UART6_TX_M0 | GPIO0_C6_d | 3.3 |
| 19 | SARADC1_IN2 | 1.8 | ||
|
20 |
BT_REG_ON_H |
UART6_RTSN_M0/PWM2_M0
/SPI0_MISO_M0 |
GPIO0_C5_d |
3.3 |
| 21 | SARADC1_IN3 | 1.8 | ||
| 22 | USBCC_INT_L | PCIE20_CLKREQN_M0 | GPIO0_A6_ch | 3.3 |
| 23 | SARADC1_IN5 | 1.8 | ||
|
24 |
HALL_INT_L |
UART6_CTSN_M0/PWM1_M0
/SPI0_MOSI_M0 |
GPIO0_C4_d |
3.3 |
| 25 | GND | 0 | ||
|
26 |
LCD_BL_PWM |
UART2_CTSN_M0/PWM5_M0
/SPI0_CSN0_M0 |
GPIO0_C2_d |
3.3 |
|
27 |
SDMMC0_CLK |
TEST_CLK_OUT/UART5_TX_
M0/ SPI1_CLK_M1 |
GPIO1_C0_d |
3.3 |
| 28 | LCD_RST_L | REF_CLK_OUT | GPIO0_A0_ch | 3.3 |
| 29 | GND | 0 | ||
|
30 |
LCD_PWREN_H |
CLK_32K_IN/CLK0_32K_OUT
/PCIE20_BUTTONRSTN |
GPIO0_B0_ch |
3.3 |
|
31 |
SDMMC0_D3 |
JTAG_CPU_MCU_TMS_M1/ UART5_RTSN_M0/SPI1_CSN 0_M1/PWM11_M0/DSM_AUD
_RN |
GPIO1_B6_u |
3.3 |
| 32 | USB30_OTG0_VBUSDET | 3.3 | ||
|
33 |
SDMMC0_D2 |
JTAG_CPU_MCU_TCK_M1/ UART5_CTSN_M0/SPI1_CSN 1_M1/PWM10_M0/DSM_AUD
_RP |
GPIO1_B5_u |
3.3 |
| 34 | SDMMC0_DET_L | I2C4_SDA_M1 | GPIO0_A4_u | 3.3 |
|
35 |
SDMMC0_D1 |
UART0_TX_M1/UART7_TX_
M1/SPI1_MISO_M1/DSM_AU D_LN |
GPIO1_B4_u |
3.3 |
| 36 | GND | 0 | ||
|
37 |
SDMMC0_D0 |
UART0_RX_M1/UART7_RX_
M1/SPI1_MOSI_M1/DSM_AU D_LP |
GPIO1_B3_u |
3.3 |
| 38 | RMII_MDIO_1V8 | I2C5_SDA_M1/ PWM3_M1 | GPIO1_D0_ch | 1.8 |
|
39 |
SDMMC0_CMD |
UART5_RX_M0/SPDIF_TX_M
2 |
GPIO1_B7_u |
3.3 |
| 40 | RMII_MDC_1V8 | I2C5_SCL_M1/ PWM2_M1 | GPIO1_C7_d | 1.8 |
| Pin
(J2) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO Cyftage (V) |
| 41 | GND | 0 | ||
|
42 |
GPIO2_A1_d_1V8 |
I2S2_MCLK_M0/ETH_CLK_2 5M_OUT_M1/I2S0_SDO3_M1
/SPI2_CLK_M1/CLK1_32K_O UT |
GPIO2_A1_ch |
1.8 |
|
43 |
I2S2_LRCK/RMII_CRS_D
V_1V8 |
UART4_TX_M1/SPI2_CSN0_
M1 |
GPIO1_D6_ch |
1.8 |
| 44 | GND | 0 | ||
|
45 |
I2S2_SDO/RMII_RXD1_1V
8 |
UART4_RTSN_M1/SPI2_MOS
I_M1/PWM14_M1 |
GPIO1_D7_ch |
1.8 |
|
46 |
I2S2_SCLK/RMII_CLK_1V
8 |
UART4_RX_M1/SPI2_CSN1_
M1 |
GPIO1_D5_ch |
1.8 |
|
47 |
UART1_CTS/RMII_RXD0_
1V8 |
PWM7_M1 |
GPIO1_D4_ch |
1.8 |
| 48 | GND | 0 | ||
|
49 |
I2S2_SDI/RMII_RXER_1V
8 |
UART4_CTSN_M1/SPI2_MIS
O_M1/PWM15_M1 |
GPIO2_A0_ch |
1.8 |
| 50 | USB30_OTG0_ID | |||
| 51 | GND | 0 | ||
|
52 |
UART1_TX/RMII_TXD1_1
V8 |
PWM5_M1 |
GPIO1_D2_ch |
1.8 |
| 53 | SDIO_CLK/G_RCK_1V8 | PWM1_M1 | GPIO1_C6_d | 1.8 |
|
54 |
UART1_RX/RMII_TXD0_1
V8 |
PWM4_M1 |
GPIO1_D1_ch |
1.8 |
| 55 | SDIO_CMD/G_RD3_1V8 | PWM0_M1 | GPIO1_C5_d | 1.8 |
|
56 |
UART1_RTS/RMII_TXEN_
1V8 |
PWM6_M1 |
GPIO1_D3_ch |
1.8 |
| 57 | SDIO_D3/G_RD2_1V8 | PWM11_M1 | GPIO1_C4_d | 1.8 |
| 58 | GND | 0 | ||
| 59 | SDIO_D2/G_TCK_1V8 | PWM10_M1 | GPIO1_C3_d | 1.8 |
| 60 | PCIE20_RXN | USB30_OTG0_SSRXN | ||
| 61 | SDIO_D1/G_TD3_1V8 | PWM9_M1 | GPIO1_C2_d | 1.8 |
| 62 | PCIE20_RXP | USB30_OTG0_SSRXP | ||
| 63 | SDIO_D0/G_TD2_1V8 | PWM8_M1 | GPIO1_C1_d | 1.8 |
| 64 | GND | 0 | ||
| 65 | GND | 0 | ||
| 66 | PCIE20_TXN | USB30_OTG0_STXN | ||
| 67 | PCIE20_REFCLKP | |||
| 68 | PCIE20_TXP | USB30_OTG0_STXP | ||
| 69 | PCIE20_REFCLKN | |||
| 70 | GND | 0 |
| Pin
(J2) |
Arwydd |
Disgrifiad neu swyddogaethau |
cyfresol GPIO |
IO Cyftage (V) |
| 71 | GND | 0 | ||
| 72 | USB20_HOST1_DP | |||
| 73 | SPKP_OUT | ALLBWN | ||
| 74 | USB20_HOST1_DM | |||
| 75 | SPKN_OUT | ALLBWN | ||
| 76 | USB30_OTG0_DP | |||
| 77 | HPL_OUT | ALLBWN | ||
| 78 | USB30_OTG0_DM | |||
| 79 | HP_SNS | 0 | ||
| 80 | VCC_1V8 | ALLBWN GRYM | 1.8 | |
| 81 | HPR_OUT | ALLBWN | ||
| 82 | VDD_LDO9 | ALLBWN GRYM | 0.6 ~ 3.4 | |
| 83 | GND | 0 | ||
| 84 | VCCSYS_SW1 | ALLBWN GRYM | 5 | |
| 85 | MIC2_IN | MEWNBWN | ||
| 86 | VCCSYS_SW1 | ALLBWN GRYM | 5 | |
| 87 | MIC1_IN | MEWNBWN | ||
| 88 | GND | 0 | ||
| 89 | GND | 0 | ||
| 90 | GND | 0 | ||
| 91 | AILOSOD | (PU10K) | 1.8 | |
| 92 | PWEN | (PU10K) | 5 | |
| 93 | PMIC_PWRON | 5 | ||
| 94 | VCC_SYS |
MEWNBWN GRYM |
5 | |
| 95 | VCC_SYS | 5 | ||
| 96 | VCC_SYS | 5 | ||
| 97 | VCC_SYS |
MEWNBWN GRYM |
5 | |
| 98 | VCC_SYS | 5 | ||
| 99 | VCC_SYS | 5 | ||
| 100 | VCC_SYS | 5 | ||
Bwrdd Datblygu (EM3562)
Canllaw Dylunio Caledwedd
Cyfeirnod Cylchdaith Ymylol
TP2855 
Nodweddion Trydanol Cynnyrch
Gwasgariad a Thymheredd
| Symbol | Paramedr | Minnau | Teip | Max | Uned |
|
VCC_SYS |
System IO Cyftage |
3.4V |
5 |
5.5 |
V |
|
Isys_in |
VCC_SYS
mewnbwn Cyfredol |
3000 |
mA |
||
| VCC_RTC | RTC Cyftage | 1.8 | 3 | 3.4 | V |
|
Iirtc |
Mewnbwn RTC Cyfredol |
0.25 |
8 |
uA |
|
|
I3v3_allan |
VCC_3V3
allbwn Cyfredol |
500 |
mA |
| Symbol | Paramedr | Minnau | Teip | Max | Uned |
|
I1v8_allan |
VCC_1V8
allbwn Cyfredol |
500 |
mA |
||
|
VCCSYS_SW1 |
allbwn Cyfredol |
1500 |
mA |
||
|
VDD_LDO9 |
0.6V ~ 3.4V
allbwn Cyfredol |
400 |
mA |
||
|
Ta |
Tymheredd Gweithredu |
0 |
70 |
°C |
|
|
Tstg |
Tymheredd Storio |
-40 |
85 |
°C |
Dibynadwyedd y Prawf
| Prawf Gweithredu Tymheredd Uchel | ||
| Cynnwys | Gweithredu 8h mewn tymheredd uchel | 55°C±2°C |
| Canlyniad | TBD | |
| Prawf Bywyd Gweithredu | ||
| Cynnwys | Gweithredu yn yr ystafell | 120awr |
| Canlyniad | TBD | |
Manylebau
- Cefnogi 1-sianel MIPI_DSI neu LVDS
- Rhyngwyneb allbwn fideo RGB
- Rhyngwyneb allbwn fideo BT.656/BT.1120
- Rhyngwyneb I2S 2-sianel
- SPDIF 1-sianel
- Analog DAC digidol 2-sianel
Cwestiynau Cyffredin (FAQ)
C: Sut mae diweddaru'r firmware MINI3562?
A: Ar gyfer diweddariadau firmware, ewch i'n websafle yn www.armdesigner.com am y diweddariadau a'r cyfarwyddiadau diweddaraf.
C: Beth yw'r datrysiad mwyaf a gefnogir gan y rhyngwyneb allbwn fideo RGB?
A: Mae'r rhyngwyneb allbwn fideo RGB yn cefnogi penderfyniadau hyd at 2048 × 1080 @ 60Hz.
Dogfennau / Adnoddau
 |
BOARDCON MINI3562 System Ar Modiwl [pdfLlawlyfr Defnyddiwr MINI3562, MINI3562 System Ar Modiwl, System Ar Modiwl, Modiwl |
