AT-START-F407 Llawlyfr Defnyddiwr
Dechreuwch gyda AT32F407VGT7
Rhagymadrodd
Mae AT-START-F407 wedi'i gynllunio i'ch helpu chi i archwilio nodweddion perfformiad uchel y microreolydd 32-bit, AT32F407 wedi'i fewnosod ag ARM Cortex® -M4F gyda FPU, a helpu i ddatblygu'ch cymwysiadau.
Mae AT-START-F407 yn fwrdd gwerthuso sy'n seiliedig ar sglodyn AT32F407VGT7 gyda dangosyddion LED, botymau, cysylltydd micro-B USB, cysylltydd Ethernet RJ45, cysylltydd estyniad Arduino TM Uno R3 a chof Flash SPI 16 MB estynedig. Mae'r bwrdd gwerthuso hwn yn ymgorffori offeryn dadfygio/rhaglennu AT-Link-EZ heb fod angen offer datblygu eraill.
Drosoddview
1.1 Nodweddion
Mae gan AT-START-F407 y nodweddion canlynol:
- Mae gan AT-START-F407 ficroreolydd AT32F407VGT7 ar y bwrdd sy'n ymgorffori ARM Cortex® - M4F, prosesydd 32-did, cof Flash 1024 KB a phecynnau 96 + 128 KB SRAM, LQFP100.
- Cysylltydd AT-Link ar fwrdd:
− Gellir defnyddio'r AT-Link-EZ ar y bwrdd ar gyfer rhaglennu a dadfygio (mae AT-Link-EZ yn fersiwn symlach o AT-Link, ac nid yw'n cefnogi modd all-lein)
- Os yw AT-Link-EZ wedi'i wahanu o'r bwrdd hwn trwy blygu drosodd ar hyd y cymal, gellir cysylltu AT-START-F407 ag AT-Link annibynnol ar gyfer rhaglennu a dadfygio - Safon ARM 20-pin ar y bwrdd JTAG cysylltydd (gyda JTAG/ cysylltydd SWD ar gyfer rhaglennu / dadfygio)
- Defnyddir 16 MB SPI Flash EN25QH128A fel Banc cof Flash estynedig 3
- Dulliau cyflenwad pŵer amrywiol:
− Trwy fws USB AT-Link-EZ
− Trwy'r bws USB (VBUS) o AT-START-F407
− Cyflenwad pŵer allanol 7 ~ 12 V (VIN)
− Cyflenwad pŵer 5 V allanol (E5V)
− Cyflenwad pŵer 3.3 V allanol - 4 x dangosydd LED:
− LED1 (coch) a ddefnyddir ar gyfer pŵer ymlaen 3.3 V
− 3 dangosydd LED defnyddiwr, LED2 (coch), LED3 (melyn) a LED4 (gwyrdd) - 2 x botymau (botwm defnyddiwr a botwm ailosod)
- Grisial HSE 8 MHz
- Grisial LSE 32.768 kHz
- Cysylltydd micro-B USB
- Ethernet PHY gyda chysylltydd RJ45
- Gellir cysylltu cysylltwyr estyn amrywiol yn gyflym â bwrdd prototeip ac yn hawdd eu harchwilio:
− Cysylltydd estyniad Arduino™ Uno R3
− Cysylltydd estyniad porthladd LQFP100 I/O
1.2 Diffiniad o dermau
- Siwmper JPx AR
Siwmper wedi'i osod - Siwmper JPx OFF
Wedi neidio heb ei osod - Gwrthydd Rx AR
Cylched byr gan sodr neu wrthydd 0Ω - Gwrthydd Rx OFF Agored
Cychwyn cyflym
2.1 Cychwyn arni
Ffurfweddwch y bwrdd AT-START-F407 yn y drefn ganlynol i gychwyn y cais:
- Gwiriwch safle'r Siwmper ar y bwrdd:
Mae JP1 wedi'i gysylltu â GND neu OFF (mae pin BOOT0 yn 0, ac mae gan BOOT0 wrthydd tynnu i lawr yn yr AT32F407VGT7); JP4 dewisol neu ODDI (mae BOOT1 mewn unrhyw gyflwr); Mae siwmper un darn JP8 wedi'i gysylltu â'r I/O ar y dde. - Cysylltwch y bwrdd AT-START-F407 â'r PC trwy gebl USB (Math A i ficro-B), a bydd y bwrdd yn cael ei bweru trwy gysylltydd USB AT-Link-EZ CN6. Mae LED1 (coch) bob amser ymlaen, ac mae'r tri LED arall (LED2 i LED4) yn dechrau blincio yn eu tro.
- Ar ôl pwyso'r botwm defnyddiwr (B2), mae amlder blink tri LED yn cael eu newid.
2.2 Cadwyni offer yn cefnogi AT-START-F407
- ARM® Keil® : MDK-ARM™
- IAR™: EWARM
Caledwedd a gosodiad
Mae bwrdd AT-START-F407 wedi'i gynllunio o amgylch microreolydd AT32F407VGT7 mewn pecyn LQFP100.
Mae Ffigur 1 yn dangos y cysylltiadau rhwng AT-Link-EZ, AT32F407VGT7 a'u perifferolion (botymau, LEDs, USB, Ethernet RJ45, cof SPI Flash a chysylltwyr estyniad)
Mae Ffigur 2 a Ffigur 3 yn dangos y nodweddion hyn ar y bwrdd AT-Link-EZ ac AT-START-F407.
 |
 |
3.1 Dewis cyflenwad pŵer
Gellir darparu'r cyflenwad pŵer 5 V o AT-START-F407 trwy gebl USB (naill ai trwy'r cysylltydd USB CN6 ar yr AT-Link-EZ neu'r cysylltydd USB CN1 ar yr AT-START-F407), neu trwy 5 allanol Cyflenwad pŵer V (E5V), neu gyflenwad pŵer 7 ~ 12 V allanol (VIN) trwy gyfri 5Vtage rheolydd (U1) ar y bwrdd. Yn yr achos hwn, mae'r cyflenwad pŵer 5 V yn darparu'r pŵer 3.3 V sydd ei angen ar y microreolyddion a'r perifferolion trwy gyfrwng y 3.3 V cyftage rheolydd (U2) ar y bwrdd.
Gellir defnyddio'r pin 5 V o J4 neu J7 hefyd fel ffynhonnell pŵer mewnbwn. Rhaid i'r bwrdd AT-START-F407 gael ei bweru gan uned cyflenwad pŵer 5 V.
Gellir defnyddio'r pin 3.3 V o J4 neu'r pin VDD o J1 a J2 yn uniongyrchol hefyd fel cyflenwad pŵer mewnbwn 3.3 V. Rhaid i fwrdd AT-START-F407 gael ei bweru gan uned cyflenwad pŵer 3.3 V.
Nodyn: Oni bai bod 5 V yn cael ei ddarparu trwy'r cysylltydd USB (CN6) ar yr AT-Link-EZ, ni fydd yr AT-Link-EZ yn cael ei bweru gan ddulliau cyflenwad pŵer eraill.
Pan fydd bwrdd cais arall wedi'i gysylltu â J4, gellir defnyddio'r pinnau VIN, 5 V a 3.3 V fel pŵer allbwn; Pin 5V o J7 a ddefnyddir fel pŵer allbwn 5 V; y pin VDD o J1 a J2 a ddefnyddir fel pŵer allbwn 3.3 V.
3.2 IDD
Mewn achos o JP3 OFF (symbol IDD) a R13 OFF, caniateir cysylltu amedr i fesur defnydd pŵer AT32F407VGT7.
- JP3 I FFWRDD, R13 YMLAEN
Mae AT32F407VGT7 wedi'i bweru. (Nid yw gosodiad diofyn, a phlwg JP3 wedi'i osod cyn ei anfon) - JP3 YMLAEN, R13 YMLAEN
Mae AT32F407VGT7 wedi'i bweru. - JP3 I FFWRDD, R13 OFF
Rhaid cysylltu amedr i fesur defnydd pŵer AT32F407VGT77 (os nad oes amedr, ni ellir pweru'r AT32F407VGT7).
3.3 Rhaglennu a dadfygio
3.3.1 AT-Link-EZ wedi'i fewnosod
Mae'r bwrdd gwerthuso yn ymgorffori offeryn rhaglennu a dadfygio Artery AT-Link-EZ i ddefnyddwyr raglennu / dadfygio'r AT32F407VGT7 ar fwrdd AT-START-F407. Mae AT-Link-EZ yn cefnogi modd rhyngwyneb SWD ac yn cefnogi set o borthladdoedd COM rhithwir (VCP) i gysylltu â USART1_TX / USART1_RX (PA9 / PA10) o AT32F407VGT7. Yn yr achos hwn, bydd PA9 a PA10 o AT32F407VGT7 yn cael eu heffeithio gan AT-Link-EZ fel a ganlyn:
- Mae PA9 yn cael ei dynnu'n wan hyd at lefel uchel gan y pin VCP RX o AT-Link-EZ;
- Mae PA10 yn cael ei dynnu'n gryf i lefel uchel gan y pin VCP TX o AT-Link-EZ
Nodyn: Gall y defnyddiwr osod R9 a R10 OFF, yna nid yw'r defnydd o PA9 a PA10 o AT32F407VGT7 yn ddarostyngedig i'r cyfyngiadau uchod.
Cyfeiriwch at Llawlyfr Defnyddiwr AT-Link i gael manylion cyflawn am weithrediadau, uwchraddio firmware a rhagofalon AT-Link-EZ.
Gellir gwahanu'r PCB AT-Link-EZ ar y bwrdd gwerthuso oddi wrth AT-START-F407 trwy blygu drosodd ar hyd y cyd. Yn yr achos hwn, gellir dal i gysylltu AT-START-F407 â CN7 AT-Link-EZ trwy CN2 (heb ei osod cyn ei anfon), neu gellir ei gysylltu ag AT-Link arall i barhau â'r rhaglennu a dadfygio ar yr AT32F407VGT7.
3.3.2 20-pin ARM® safonol JTAG cysylltydd
Mae AT-START-F407 hefyd yn cadw JTAG neu gysylltwyr pwrpas cyffredinol SWD fel offer rhaglennu/ dadfygio. Os yw'r defnyddiwr eisiau defnyddio'r rhyngwyneb hwn i raglennu a dadfygio'r AT32F407VGT7, gwahanwch yr AT-Link-EZ o'r bwrdd hwn neu gosodwch R41, R44 a R46 OFF, a chysylltwch y CN3 (heb ei osod cyn ei anfon) i'r rhaglennu a dadfygio offeryn. Argymhellir defnyddio offer datblygu cyfres AT-Link i brofi'r amgylchedd dadfygio gorau er gwaethaf MCUs Artery sy'n gydnaws â'r rhan fwyaf o'r offer datblygu 3 ydd parti.
3.4 Dewis modd cychwyn
Wrth gychwyn, gellir dewis tri dull cychwyn gwahanol trwy ffurfweddiad y pin.
Tabl 1. Gosodiad siwmper dewis modd cychwyn
| Siwmper | Dewis modd cychwyn | Gosodiad | |
| BOOT1 | BOOTO | ||
| JP1 wedi'i gysylltu â GND neu OFF; JP4 dewisol neu OFF |
X(1) | 0 | Cychwyn o'r cof Flash mewnol (gosodiad rhagosodedig Ffatri) |
| JP1 yn gysylltiedig â VDD JP4 yn gysylltiedig â GND |
0 | 1 | Cychwyn o gof y system |
| JP1 yn gysylltiedig â VDD JP4 yn gysylltiedig â VDD |
1 | 1 | Cist o SRAM |
(1) Argymhellir bod JP4 yn dewis GND pan na ddefnyddir y swyddogaeth PB2.
3.5 Ffynhonnell cloc allanol
3.5.1 Ffynhonnell cloc HSE
Defnyddir y grisial 8 MHz ar y bwrdd fel ffynhonnell cloc HSE
3.5.2 ffynhonnell cloc LSE
Mae yna dri dull caledwedd i osod y ffynonellau cloc cyflymder isel allanol:
- Grisial ar fwrdd (gosodiad diofyn):
Defnyddir y grisial 32.768 kHz ar y bwrdd fel ffynhonnell cloc LSE. Rhaid i'r gosodiad caledwedd fod yn: R6 a R7 ON, R5 a R8 OFF. - Osgiliadur o PC14 allanol:
Mae oscillator allanol yn cael ei chwistrellu o'r pin-3 o J2. Rhaid i'r gosodiad caledwedd fod yn: R5 a R8 ON, R6 a R7 OFF. - LSE heb ei ddefnyddio:
Defnyddir PC14 a PC15 fel GPIO. Rhaid i'r gosodiadau caledwedd fod yn: R5 a R8 ON, R6 a R7 OFF.
3.6 dangosyddion LED
- Pŵer LED1
Mae coch yn dangos bod y bwrdd yn cael ei bweru gan 3.3 V - Defnyddiwr LED2
Coch, wedi'i gysylltu â'r pin PD13 o AT32F407VGT7. - Defnyddiwr LED3
Melyn, wedi'i gysylltu â'r pin PD14 o AT32F407VGT7. - Defnyddiwr LED4
Gwyrdd, wedi'i gysylltu â'r pin PD15 o AT32F407VGT7.
3.7 Botymau
- Botwm ailosod B1
Wedi'i gysylltu â NRST i ailosod AT32F407VGT7 - Botwm defnyddiwr B2
Mae, yn ddiofyn, wedi'i gysylltu â PA0 AT32F407VGT7, ac fel arall yn cael ei ddefnyddio fel botwm wak (R19 ON, R21 OFF); Neu wedi'i gysylltu â PC13 a'i ddefnyddio fel TAMPER-RTbutton (R19 OFF, R21 YMLAEN)
3.8 dyfais USB
Mae bwrdd AT-START-F407 yn cefnogi cyfathrebu dyfais cyflym USB trwy gysylltydd micro-B USB (CN1). Gellir defnyddio VBUS fel cyflenwad pŵer 5 V o fwrdd AT-START-F407.
3.9 Cysylltu â Banc3 o gof Flash trwy ryngwyneb SPIM
Mae'r SPI Flash EN25QH128A ar y bwrdd wedi'i gysylltu â'r AT32F407VGT7 trwy ryngwyneb SPIM a'i ddefnyddio fel Banc 3 o gof Flash estynedig.
Wrth ddefnyddio Banc 3 y cof Flash trwy ryngwyneb SPIM, dylai'r siwmper un darn JP8, fel y dangosir yn Nhabl 2, ddewis yr ochr SPIM chwith. Yn yr achos hwn, nid yw PB1, PA8, PB10 PB11, PB6 a PB7 wedi'u cysylltu â'r cysylltydd estyniad I/O LQFP100 allanol. Mae'r 6 pin hyn yn cael eu marcio trwy ychwanegu [*] ar ôl enw pin y cysylltydd estyniad ar sgrin sidan PCB.
Tabl 2. Lleoliad siwmper GPIO a SPIM
| Siwmper | Gosodiadau |
| JP8 yn gysylltiedig ag I/O | Defnyddiwch swyddogaeth I/O ac Ethernet MAC (Gosodiad diofyn cyn ei anfon) |
| JP8 wedi'i gysylltu â SPIM | Defnyddiwch y swyddogaeth SPIM |
3.10 Ethernet
Mae AT-START-F407 yn mewnosod cysylltydd Ethernet PHY DM9162NP (U8) a RJ45 (J10, trawsnewidydd ynysu mewnol), gan gefnogi cyfathrebu Ethernet cyflymder deuol 10/100 Mbps.
Wrth ddefnyddio Ethernet MAC, dylai'r siwmper un darn JP8, fel y dangosir yn Nhabl 2, ddewis yr I / O cywir. Yn yr achos hwn, mae PA8, PB10 a PB11 wedi'u cysylltu â'r cysylltwyr estyniad I / O allanol LQFP100.
Mae Ethernet PHY wedi'i gysylltu â'r AT32F407VGT7 yn y modd RMII yn ddiofyn. Yn yr achos hwn, mae'r cloc 25 MHz sy'n ofynnol gan PHY yn cael ei ddarparu gan y pin CLKOUT (PA8) o AT32F407VGT7 i'r pin XT1 o PHY, tra bod y cloc 50 MHz sy'n ofynnol gan RMII_REF_CLK (PA1) o'r AT32F407VGT7 yn cael ei ddarparu gan y pin 50MCLK o PHY. Rhaid tynnu'r pin 50MCLK i fyny wrth bweru ymlaen.
Gellir cysylltu Ethernet PHY ac AT32F407VGT7 yn y modd MII. Mae angen i'r defnyddiwr ddilyn y nodiadau yng nghornel chwith isaf Ffigur 8. Ar yr adeg hon, mae'r TXCLK a RXCLK o PHY wedi'u cysylltu â'r MII_TX_CLK (PC3) a MII_RX_CLK (PA1) o AT32F407VGT7, yn y drefn honno.
Sylwch fod AT32F407VGT7 wedi'i gysylltu â'r PHY gyda'r pin o ail-fapio cyfluniad 1.
Er mwyn symleiddio'r dyluniad PCB, nid oes gan y PHY gof Flash allanol i ddyrannu'r cyfeiriad PHY [3: 0] yn power-on, ac mae'r cyfeiriad PHY [3: 0] wedi'i osod i 0x0 yn ddiofyn. Ar ôl pŵer ymlaen, gall y feddalwedd ail-neilltuo'r cyfeiriad PHY trwy gysylltydd SMI PHY.
I gael gwybodaeth gyflawn am Ethernet MAC a DM9162NP o'r AT32F407VGT7, cyfeiriwch at eu llawlyfr technegol a'u taflen ddata priodol.
Os nad yw'r defnyddiwr yn defnyddio'r DM9162NP ar y bwrdd ond yn dewis cysylltwyr estyniad LQFP100 I / O J1 a J2 i gysylltu â byrddau cymhwysiad Ethernet eraill, cyfeiriwch at Dabl 3 i ddatgysylltu AT32F407VGT7 o DM9162NP.
3.11 0 Ω gwrthyddion
Tabl 3. 0 Ω gosodiad gwrthydd
| Gwrthyddion | Cyflwr(1) | Disgrifiad |
| R13 (mesur defnydd pŵer microreolwr) | ON | Pan fydd JP3 ODDI, mae 3.3V wedi'i gysylltu â'r microreolydd i ddarparu cyflenwad pŵer |
| ODDI AR | Pan fydd JP3 OFF, mae 3.3V yn caniatáu i amedr gael ei gysylltu i fesur defnydd pŵer microreolydd (os nad oes amedr, ni ellir pweru'r microreolydd) | |
| R4 (cyflenwad pŵer VBAT) | ON | Rhaid cysylltu VBAT â VDD |
| ODDI AR | Gall VBAT gael ei bweru gan y pin_6 VBAT o J2 | |
| R5, R6, R7, R8 (LSE) | OFF, ON, ON, OFF | Mae ffynhonnell cloc LSE yn defnyddio grisial Y1 ar y bwrdd |
| ON, OFF, OFF, ON | Daw ffynhonnell cloc LSE o PC14 allanol neu PC14 a defnyddir PC15 fel GPIO | |
| R17 (VREF+) | ON | Mae VREF+ wedi'i gysylltu â VDD |
| ODDI AR | Mae VREF+ wedi'i gysylltu â'r J2 pin_21 neu Arduino™ cysylltydd J3 AREF | |
| R19, R21 (botwm defnyddiwr B2) | AR, ODDI | Mae botwm defnyddiwr B2 wedi'i gysylltu â PA0 |
| ODDI AR | Mae botwm defnyddiwr B2 wedi'i gysylltu â PC13 | |
| R29, R30 (PA11, PA12) | OFF, OFF | Pan ddefnyddir PA11 a PA12 fel USB, nid ydynt wedi'u cysylltu â pin-20 a pin_21 o J1 |
| AR, AR | Pan na ddefnyddir PA11 a PA12 fel USB, maent wedi'u cysylltu â pin_20 a pin_21 o J1 | |
| R62 ~ R64, R71 ~ R86 (USB PHY DM9162) | Gweler y nodiadau yn y gornel chwith isaf o Ffigur 8 |
Mae Ethernet MAC o AT32F407VGT wedi'i gysylltu â DM9162 trwy fodd RMII (mae R66 a R70 yn 4.7 kΩ) |
| Gweler y nodiadau yn y gornel chwith isaf o Ffigur 8 | Mae Ethernet MAC o AT32F407VGT wedi'i gysylltu â DM9162 trwy'r modd MII | |
| Pob un I FFWRDD ac eithrio R66 a R70 | Mae Ethernet MAC o AT32F407VGT7 wedi'i ddatgysylltu o DM9162 (yn yr achos hwn, mae bwrdd AT-START-F403A yn ddewis gwell) | |
| R31, R32, R33, R34 (ArduinoTM A4, A5) | OFF, ON, OFF, ON | Mae ArduinoTM A4 ac A5 wedi'u cysylltu ag ADC_IN11 ac ADC_IN10 |
| ON, OFF, ON, OFF | Mae ArduinoTM A4 ac A5 wedi'u cysylltu ag I2C1_SDA ac I2C1_SCL | |
| R35, R36 (ArduinoTM D10) | ODDI AR | Mae ArduinoTM D10 wedi'i gysylltu â SPI1_SS |
| AR, ODDI | Mae ArduinoTM D10 wedi'i gysylltu â PWM (TMR4_CH1) | |
| R9 (USART1_RX) | ON | Mae USART1_RX o AT32F407VGT7 wedi'i gysylltu â VCP TX o AT-Link-EZ |
| ODDI AR | Mae USART1_RX o AT32F407VGT7 wedi'i ddatgysylltu o VCP TX o AT-Link-EZ | |
| R10 (USART1_TX) | ON | Mae USART1_TX o AT32F407VGT7 wedi'i gysylltu â VCP RX o AT-Link-EZ |
| ODDI AR | Mae USART1_TX o AT32F407VGT7 wedi'i ddatgysylltu o VCP RX o AT-Link-EZ |
3.12 Cysylltwyr estyniad
3.12.1 Cysylltydd estyniad Arduino™ Uno R3
Mae plwg benywaidd J3 ~ J6 a J7 gwrywaidd yn cefnogi cysylltydd safonol Arduino™ Uno R3. Mae'r rhan fwyaf o'r byrddau merched a ddyluniwyd o amgylch Arduino ™ Uno R3 yn addas ar gyfer AT-START-F407.
Nodyn 1: Mae porthladdoedd I/O AT32F407VGT7 yn 3.3 V yn gydnaws ag ArduinoTM Uno R3, ond mae 5V yn anghydnaws.
Nodyn 2: Gosodwch R17 I FFWRDD os oes ei angen i gyflenwi pŵer trwy'r J3 pin_8 AREF o AT-START-F407 i'r VREF+ o AT32F407VGT7 trwy gyfrwng bwrdd merch Arduino™ Uno R3.
Tabl 4. Arduino™ Uno Uno R3 estyniad diffiniad pin cysylltydd
| Cysylltydd | Pin rhif | Arduino enw pin | AT32F407 Enw pin | Swyddogaethau |
| J4 (Cyflenwad pŵer) | 1 | NC | – | – |
| 2 | IOREF | – | Cyfeirnod 3.3V | |
| 3 | AILOSOD | NRST | Ailosod allanol | |
| 4 | 3.3V | – | Mewnbwn/allbwn 3.3V | |
| 5 | 5V | – | Mewnbwn/allbwn 5V | |
| 6 | GND | – | Daear | |
| 7 | GND | – | Daear | |
| 8 | VIN | – | 7 ~ mewnbwn / allbwn 12V | |
| J6 (Mewnbwn analog) | 1 | A0 | PA0 | ADC123_IN0 |
| 2 | A1 | PA1 | ADC123_IN1 | |
| 3 | A2 | PA4 | ADC12_IN4 | |
| 4 | A3 | PB0 | ADC12_IN8 | |
| 5 | A4 | PC1 neu PB9 (1) | ADC123_IN11 neu I2C1_SDA | |
| 6 | A5 | PC0 neu PB8 (1) | ADC123_IN10 neu I2C1_SCL | |
| J5 (beit isel mewnbwn/allbwn rhesymeg) | 1 | D0 | PA3 | USART2_RX |
| 2 | D1 | PA2 | USART2_TX | |
| 3 | D2 | PA10 | – | |
| 4 | D3 | PB3 | TMR2_CH2 | |
| 5 | D4 | PB5 | – | |
| 6 | D5 | PB4 | TMR3_CH1 | |
| 7 | D6 | PB10 | TMR2_CH3 | |
| 8 | D7 | PA8 (2) | – | |
| J3 (beit uchel mewnbwn/allbwn rhesymeg) | 1 | D8 | PA9 | – |
| 2 | D9 | PC7 | TMR3_CH2 | |
| 3 | D10 | PA15 neu PB6(1)(2) | SPI1_NSS neu TMR4_CH1 | |
| 4 | D11 | PA7 | TMR3_CH2 neu SPI1_MOSI | |
| 5 | D12 | PA6 | SPI1_MISO | |
| 6 | D13 | PA5 | SPI1_SCK | |
| 7 | GND | – | Daear | |
| 8 | AREF | – | VREF+ mewnbwn/allbwn | |
| 9 | SDA | PB9 | I2C1_SDA | |
| 10 | SCL | PB8 | I2C1_SCL |
| Cysylltydd | Pin rhif | Arduino enw pin | AT32F407 Enw pin | Swyddogaethau |
| J7 (Eraill) | 1 | MISO | PB14 | SPI2_MISO |
| 2 | 5V | – | Mewnbwn/allbwn 5V | |
| 3 | SCK | PB13 | SPI2_SCK | |
| 4 | MOSI | PB15 | SPI2_MOSI | |
| 5 | AILOSOD | NRST | Ailosod allanol | |
| 6 | GND | – | Daear | |
| 7 | NSS | PB12 | SPI2_NSS | |
| 8 | PB11 | PB11 | – |
- Dangosir gosodiad gwrthydd 0 Ω yn Nhabl 3.
- Rhaid i SPIM fod yn anabl a rhaid i siwmper un darn JP8 ddewis I/O, neu ni ellir defnyddio PA8 a PB6.
3.12.2 LQFP100 cysylltydd estyniad I/O
Gall y cysylltwyr estyniad J1 a J2 gysylltu'r AT-START-F407 â phrototeip allanol / bwrdd pacio. Mae porthladdoedd I/O AT32F407VGT7 ar gael ar y cysylltwyr estyniad hyn. Gellir mesur J1 a J2 hefyd gyda stiliwr osgilosgop, dadansoddwr rhesymeg neu foltmedr.
Nodyn 1: Gosodwch R17 I FFWRDD os oes angen cyflenwi pŵer trwy'r J2 pin_21 VREF+ o AT-START-F407 gan a chyflenwad pŵer allanol,
Sgematig
 |
 |
 |
 |
 |
Hanes adolygu
Tabl 5. Hanes adolygu'r ddogfen
| Dyddiad | Adolygu | Newidiadau |
| 2020.2.14 | 1.0 | Rhyddhad cychwynnol |
| 2020.5.12 | 1.1 | 1. LED3 wedi'i addasu i felyn 2. Wedi cysylltu TXEN DM916 i PB11_E, heb ei gysylltu'n uniongyrchol ag AT32F407 3. Wedi addasu'r gwrthydd clwyf gwifren 51 Ω rhwng pont AT32F407 a DM9162 i 0 Ω fel y gellir datgysylltu AT32F40 yn llwyr oddi wrth DM9162. |
| 2020.9.23 | 1.11 | 1. Wedi newid cod adolygu'r ddogfen hon i 3 digid, gyda'r ddau gyntaf ar gyfer fersiwn caledwedd AT-START, a'r un olaf ar gyfer fersiwn y ddogfen. 2. Adran Ychwanegol 3.9. |
| 2020.11.20 | 1.20 | 1. Diweddaru'r fersiwn o AT-Link-EZ i 1.2, ac addasu dwy res o signalau CN7, ac addasu'r sgrin sidan. 2. Addaswyd y sgrin sidan CN2 yn unol ag offer datblygu Artery. 3. Ychwanegwyd cylch pin prawf GND i hwyluso mesur. 4. gosodiad pŵer wedi'i optimeiddio ac ychwanegodd y gwrthydd tynnu i lawr o DM9162 XT1 pin i ddileu'r aflonyddwch o gloc TXCLK. 5. Wedi tynnu'r gwrthydd 0 Ω rhwng y pinnau nas defnyddiwyd a'r microreolyddion pan fydd DM9051 yn cael ei weithredu yn y modd RMII. |
RHYBUDD PWYSIG - DARLLENWCH YN OFALUS os gwelwch yn dda
Mae prynwyr yn deall ac yn cytuno mai prynwyr yn unig sy'n gyfrifol am ddewis a defnyddio cynhyrchion a gwasanaethau Artery.
Darperir cynhyrchion a gwasanaethau Artery “FEL Y MAE” ac nid yw Artery yn darparu unrhyw warantau datganedig, ymhlyg na statudol, gan gynnwys, heb gyfyngiad, unrhyw warantau goblygedig o fasnachadwyedd, ansawdd boddhaol, diffyg trosedd, neu addasrwydd at ddiben penodol mewn perthynas â’r rydweli. cynhyrchion a gwasanaethau.
Er gwaethaf unrhyw beth i'r gwrthwyneb, nid yw prynwyr yn caffael unrhyw hawl, teitl na buddiant yng nghynnyrch a gwasanaethau unrhyw rydweli nac unrhyw hawliau eiddo deallusol a ymgorfforir ynddynt. Ni ddylid dehongli cynhyrchion a gwasanaethau Artery mewn unrhyw achos fel (a) rhoi trwydded i brynwyr, yn benodol neu drwy oblygiad, estopel neu fel arall, i ddefnyddio cynhyrchion a gwasanaethau trydydd parti; neu (b) trwyddedu hawliau eiddo deallusol y trydydd parti; neu (c) yn gwarantu cynhyrchion a gwasanaethau'r trydydd parti a'i hawliau eiddo deallusol.
Mae prynwyr trwy hyn yn cytuno nad yw cynhyrchion Artery wedi'u hawdurdodi i'w defnyddio fel, ac ni fydd prynwyr yn integreiddio, hyrwyddo, gwerthu neu drosglwyddo fel arall unrhyw gynnyrch Artery i unrhyw gwsmer neu ddefnyddiwr terfynol i'w ddefnyddio fel cydrannau hanfodol mewn (a) unrhyw feddygol, achub bywyd neu fywyd. dyfais neu system gynnal, neu (b) unrhyw ddyfais neu system ddiogelwch mewn unrhyw gymhwysiad a mecanwaith modurol (gan gynnwys ond heb fod yn gyfyngedig i systemau brêc modurol neu systemau bagiau aer), neu (c) unrhyw gyfleusterau niwclear, neu (d) unrhyw ddyfais rheoli traffig awyr , cymhwysiad neu system, neu (e) unrhyw ddyfais, cymhwysiad neu system arfau, neu (dd) unrhyw ddyfais, cymhwysiad neu system arall lle mae'n rhesymol ragweladwy y byddai methiant cynhyrchion y Rhydweli fel y'u defnyddir yn y cyfryw ddyfais, cymhwysiad neu system yn arwain i farwolaeth, anaf corfforol neu ddifrod trychinebus i eiddo.
© 2020 Corfforaeth Technoleg ARTERY - Cedwir pob hawl
2020.11.20
Parch 1.20
Dogfennau / Adnoddau
 |
ARTERYTEK AT32F407VGT7 Perfformiad Uchel 32 Bit Microcontroller [pdfCanllaw Defnyddiwr AT32F407VGT7, AT32F407VGT7 Perfformiad Uchel 32 Bit Microcontroller, Perfformiad Uchel 32 Bit Microcontroller, Perfformiad 32 Bit Microcontroller, 32 Bit Microcontroller, Microcontroller |