ArteryTek AT32F403AVGT7 32 Bit Microcontrollers
Gwybodaeth Cynnyrch
Mae'r AT-START-F403A yn fwrdd gwerthuso sy'n seiliedig ar y sglodyn AT32F403AVGT7. Mae'n cynnwys dangosyddion LED, botymau, cysylltydd micro-B USB, cysylltydd estyniad Arduino Uno R3, a chof Flash SPI 16 MB estynedig. Mae'r bwrdd gwerthuso hwn yn cynnwys yr offeryn dadfygio/rhaglennu AT-Link-EZ, gan ddileu'r angen am offer datblygu ychwanegol.
Cyfarwyddiadau Defnydd Cynnyrch
Cychwyn Cyflym
I ddechrau gyda'r AT-START-F403A, dilynwch y camau hyn:
- Cysylltwch y cyflenwad pŵer â'r bwrdd.
- Sicrhewch fod yr IDD (Disgrifiad Dyfais Mewnbwn) wedi'i ffurfweddu'n gywir.
- Rhaglennu a dadfygio'r bwrdd gan ddefnyddio'r offeryn AT-Link-EZ sydd wedi'i fewnosod.
- Dewiswch y modd cychwyn a ddymunir.
- Os oes angen, cysylltwch ffynhonnell cloc allanol.
- Defnyddiwch y dangosyddion LED a'r botymau yn ôl yr angen.
- Cysylltwch y bwrdd â dyfais USB os oes angen.
- Cyrchwch Banc3 o gof Flash trwy'r rhyngwyneb SPIM os oes angen.
- Defnyddiwch y gwrthyddion 0 sydd ar gael yn ôl yr angen.
- Defnyddiwch y cysylltwyr estyniad, fel y cysylltydd estyniad Arduino Uno R3, ar gyfer ymarferoldeb ychwanegol.
Cadwyni Offer Cefnogi AT-START-F403A
Mae'r AT-START-F403A yn gydnaws ag amrywiol gadwyni offer sy'n cefnogi ei swyddogaethau. Cyfeiriwch at ddogfennaeth y cynnyrch neu websafle ar gyfer rhestr o gadwyni offer a gefnogir a'u cyfarwyddiadau cyfatebol.
Caledwedd a Chynllun
Mae'r llawlyfr defnyddiwr yn darparu gwybodaeth fanwl am galedwedd a chynllun y bwrdd AT-START-F403A. Mae'n ymdrin â phynciau fel dewis cyflenwad pŵer, cyfluniad IDD, rhaglennu a dadfygio gan ddefnyddio AT-Link-EZ, dewis modd cychwyn, opsiynau ffynhonnell cloc allanol, dangosyddion LED, botymau, cysylltiad dyfais USB, mynediad cof Flash trwy ryngwyneb SPIM, defnydd 0 gwrthydd , a manylion cysylltydd estyniad.
Am ragor o wybodaeth a chyfarwyddiadau penodol ar bob pwnc, cyfeiriwch at y Llawlyfr Defnyddiwr AT-START-F403A sydd ar gael ar y swyddogol websafle.
Rhagymadrodd
Mae AT-START-F403A wedi'i gynllunio i'ch helpu chi i archwilio nodweddion perfformiad uchel y microreolydd 32-did, AT32F403A wedi'i fewnosod ag ARM Cortex®-M4F gyda FPU, a helpu i ddatblygu'ch cymwysiadau.
Mae AT-START-F403A yn fwrdd gwerthuso sy'n seiliedig ar sglodyn AT32F403AVGT7 gyda dangosyddion LED, botymau, cysylltydd micro-B USB, cysylltydd estyniad ArduinoTM Uno R3 a chof Flash SPI 16 MB estynedig. Mae'r bwrdd gwerthuso hwn yn ymgorffori offeryn dadfygio/rhaglennu AT-Link-EZ heb fod angen offer datblygu eraill.
Drosoddview
Nodweddion
Mae gan AT-START-F403A y nodweddion canlynol:
- Mae gan AT-START-F403A ficroreolydd AT32F403AVGT7 ar y bwrdd sy'n ymgorffori ARM Cortex®-M4F, prosesydd 32-did, cof Flash 1024 KB a phecynnau 96 + 128 KB SRAM, LQFP100.
- Cysylltydd AT-Link ar fwrdd:
- Gellir defnyddio'r AT-Link-EZ ar y bwrdd ar gyfer rhaglennu a dadfygio (mae AT-Link-EZ yn fersiwn symlach o AT-Link, ac nid yw'n cefnogi modd all-lein)
- Os yw AT-Link-EZ wedi'i wahanu o'r bwrdd hwn trwy blygu drosodd ar hyd y cyd, gellir cysylltu AT-START-F403A ag AT-Link annibynnol ar gyfer rhaglennu a dadfygio
- Safon ARM 20-pin ar y bwrdd JTAG cysylltydd (gyda JTAG/ cysylltydd SWD ar gyfer rhaglennu / dadfygio)
- Defnyddir 16 MB SPI Flash EN25QH128A fel Banc cof Flash estynedig 3
- Dulliau cyflenwad pŵer amrywiol:
- Trwy fws USB AT-Link-EZ
- Trwy'r bws USB (VBUS) o AT-START-F403A
- Cyflenwad pŵer allanol 7 ~ 12 V (VIN)
- Cyflenwad pŵer 5 V allanol (E5V)
- Cyflenwad pŵer 3.3 V allanol
- 4 x dangosydd LED:
- LED1 (coch) a ddefnyddir ar gyfer 3.3 V pŵer-ar
- 3 dangosydd LED defnyddiwr: LED2 (coch), LED3 (melyn) a LED4 (gwyrdd)
- 2 x botymau (botwm defnyddiwr a botwm ailosod)
- Grisial HSE 8 MHz
- Grisial LSE 32.768 kHz
- Cysylltydd micro-B USB
- Gellir cysylltu cysylltwyr estyn amrywiol yn gyflym â bwrdd prototeip ac yn hawdd eu harchwilio:
- Cysylltydd estyniad ArduinoTM Uno R3
- Cysylltydd estyniad LQFP100 I/O
Diffiniad o dermau
- Siwmper JPx AR
Siwmper wedi'i osod - Siwmper JPx OFF Wedi neidio heb ei osod
- Gwrthydd Rx AR
Byr gan sodr neu wrthydd 0Ω - Gwrthydd Rx OFF
Agor
Cychwyn cyflym
Mae AT-START-F403A yn becyn datblygu cost isel a hawdd ei ddefnyddio sydd wedi'i gynllunio ar gyfer gwerthuso a defnyddio microreolyddion perfformiad uchel AT32F403A yn gyflym i ddatblygu cymwysiadau.
Cychwyn arni
Ffurfweddwch y bwrdd AT-START-F403A yn y drefn ganlynol i gychwyn y cais:
- Gwiriwch safle'r Siwmper ar y bwrdd:
Mae JP1 wedi'i gysylltu â GND neu OFF (BOOT0 yw 0, ac mae gan BOOT0 wrthydd tynnu i lawr yn yr AT32F403AVGT7);
JP4 dewisol neu ODDI (mae BOOT1 mewn unrhyw gyflwr);
Mae siwmper un darn JP8 wedi'i gysylltu ag I/O ar y dde. - Cysylltwch y bwrdd AT-START-F403A â'r PC trwy gebl USB (Math A i ficro-B), a bydd y bwrdd yn cael ei bweru trwy gysylltydd USB AT-Link-EZ CN6. Mae LED1 (coch) bob amser ymlaen, ac mae'r tri LED arall (LED2 i LED4) yn dechrau blincio yn eu tro.
- Ar ôl pwyso'r botwm USER (B2), mae amlder blink tri LED yn cael eu newid.
Cadwyni offer sy'n cefnogi AT-START-F403A
- ARM® Keil®: MDK-ARM™
- IAR™: EWARM
Caledwedd a gosodiad
Mae bwrdd AT-START-F403A wedi'i ddylunio o amgylch microreolydd AT32F403AVGT7 mewn pecyn LQFP100.
Ffigur 1 yn dangos y cysylltiadau rhwng AT-Link-EZ, AT32F403AVGT7 a'u perifferolion (botymau, LEDs, USB, cof SPI Flash a chysylltwyr estyniad)
Ffigur 2 ac mae Ffigur 3 yn dangos y nodweddion hyn ar fwrdd AT-Link-EZ ac AT-START-F403A.
Dewis cyflenwad pŵer
Gellir darparu'r cyflenwad pŵer 5 V o AT-START-F403A trwy gebl USB (naill ai trwy'r cysylltydd USB CN6 ar yr AT-Link-EZ neu'r cysylltydd USB CN1 ar yr AT-START-F403A), neu trwy 5 allanol Cyflenwad pŵer V (E5V), neu gyflenwad pŵer 7 ~ 12 V allanol (VIN) trwy gyfri 5Vtage rheolydd (U1) ar y bwrdd. Yn yr achos hwn, mae'r cyflenwad pŵer 5 V yn darparu'r pŵer 3.3 V sydd ei angen ar y microreolyddion a'r perifferolion trwy gyfrwng y 3.3 V cyftage rheolydd (U2) ar y bwrdd.
Gellir defnyddio'r pin 5 V o J4 neu J7 hefyd fel ffynhonnell pŵer mewnbwn. Rhaid i'r bwrdd AT-START-F403A gael ei bweru gan uned cyflenwad pŵer 5 V.
Gellir defnyddio'r pin 3.3 V o J4 neu'r pin VDD o J1 a J2 yn uniongyrchol hefyd fel cyflenwad pŵer mewnbwn 3.3 V. Rhaid i fwrdd AT-START-F403A gael ei bweru gan uned cyflenwad pŵer 3.3 V.
Nodyn:
Oni bai bod 5 V yn cael ei ddarparu trwy'r cysylltydd USB (CN6) ar yr AT-Link-EZ, ni fydd yr AT-Link-EZ yn cael ei bweru gan ddulliau cyflenwad pŵer eraill.
Pan fydd bwrdd cais arall wedi'i gysylltu â J4, gellir defnyddio'r pinnau VIN, 5 V a 3.3 V fel pŵer allbwn; Pin J7 5V a ddefnyddir fel pŵer allbwn 5 V; y pin VDD o J1 a J2 a ddefnyddir fel pŵer allbwn 3.3 V.
IDD
Mewn achos o JP3 OFF (symbol IDD) a R13 OFF, caniateir cysylltu amedr i fesur defnydd pŵer AT32F403AVGT7.
- JP3 I FFWRDD, R13 YMLAEN:
Mae AT32F403AVGT7 wedi'i bweru. (Nid yw'r gosodiad diofyn a'r plwg JP3 wedi'i osod cyn ei anfon) - JP3 YMLAEN, R13 YMLAEN:
Mae AT32F403AVGT7 wedi'i bweru. - JP3 I FFWRDD, R13 I FFWRDD:
Rhaid cysylltu amedr i fesur defnydd pŵer AT32F403AVGT7 (os nad oes amedr, ni ellir pweru'r AT32F403AVGT7).
Rhaglennu a dadfygio
Wedi'i fewnosod AT-Link-EZ
Mae'r bwrdd gwerthuso'n ymgorffori offeryn rhaglennu a dadfygio Artery AT-Link-EZ i ddefnyddwyr raglennu / dadfygio'r AT32F403AVGT7 ar fwrdd AT-START-F403A. Mae AT-Link-EZ yn cefnogi modd rhyngwyneb SWD ac yn cefnogi set o borthladdoedd COM rhithwir (VCP) i gysylltu â USART1_TX / USART1_RX (PA9 / PA10) o AT32F403AVGT7. Yn yr achos hwn, bydd AT-Link-EZ yn effeithio ar PA9 a PA10 o AT32F403AVGT7 fel a ganlyn:
- Mae PA9 yn cael ei dynnu'n wan hyd at lefel uchel gan y pin VCP RX o AT-Link-EZ;
- Mae PA10 yn cael ei dynnu'n gryf i lefel uchel gan y pin VCP TX o AT-Link-EZ
Gall y defnyddiwr osod R9 a R10 OFF, yna nid yw'r defnydd o PA9 a PA10 o AT32F403AVGT7 yn ddarostyngedig i'r cyfyngiadau uchod.
Cyfeiriwch at Llawlyfr Defnyddiwr AT-Link i gael manylion cyflawn am weithrediadau, uwchraddio firmware a rhagofalon AT-Link-EZ.
Gellir gwahanu'r PCB AT-Link-EZ ar y bwrdd gwerthuso oddi wrth AT-START-F403A trwy blygu drosodd ar hyd y cyd. Yn yr achos hwn, gellir dal i gysylltu AT-START-F403A â CN7 AT-Link-EZ trwy CN2 (heb ei osod cyn ei anfon), neu gellir ei gysylltu ag AT-Link arall i barhau â'r rhaglennu a dadfygio ar yr AT32F403AVGT7.
Safon ARM® 20-pin JTAG cysylltydd
Mae AT-START-F403A hefyd yn cadw JTAG neu gysylltwyr pwrpas cyffredinol SWD fel
offer rhaglennu / dadfygio. Os yw'r defnyddiwr am ddefnyddio'r rhyngwyneb hwn i raglennu a dadfygio'r AT32F403AVGT7, gwahanwch yr AT-Link-EZ o'r bwrdd neu gosodwch R41, R44 a R46 OFF, a chysylltwch y CN3 (heb ei osod cyn ei anfon) i'r rhaglennu a dadfygio offeryn.
Dewis modd cychwyn
Wrth gychwyn, gellir dewis tri dull cychwyn gwahanol trwy ffurfweddiad y pin.
|
Siwmper |
Dewis modd cychwyn |
Gosodiad |
|
| BOOT1 | BOOT0 | ||
| JP1 wedi'i gysylltu â GND neu OFF; JP4 dewisol neu OFF |
X |
0 |
Cychwyn o'r cof Flash mewnol (gosodiad rhagosodedig Ffatri) |
| JP1 yn gysylltiedig â VDD
JP4 yn gysylltiedig â GND |
0 |
1 |
Cychwyn o gof y system |
| JP1 yn gysylltiedig â VDD
JP4 yn gysylltiedig â VDD |
1 |
1 |
Cist o SRAM |
Ffynhonnell cloc allanol
ffynhonnell cloc HSE
Defnyddir y grisial 8 MHz ar y bwrdd fel ffynhonnell cloc HSE.
Ffynhonnell cloc LSE
Mae yna dri dull caledwedd i osod y ffynonellau cloc cyflymder isel allanol:
- Grisial ar fwrdd (gosodiad diofyn):
Defnyddir y grisial 32.768 kHz ar y bwrdd fel ffynhonnell cloc LSE. Rhaid i'r gosodiad caledwedd fod yn: R6 a R7 ON, R5 a R8 OFF - Osgiliadur o PC14 allanol:
Mae oscillator allanol yn cael ei chwistrellu o'r pin-3 o J2. Rhaid i'r gosodiad caledwedd fod yn: R5 a R8 ON, R6 a R7 OFF. - LSE heb ei ddefnyddio:
Defnyddir PC14 a PC15 fel GPIO. Rhaid i'r gosodiad caledwedd fod yn: R5 a R8 ON, R6 a R7 OFF.
Dangosyddion LED
- Pŵer LED1
Mae coch yn dangos bod y bwrdd yn cael ei bweru gan 3.3 V - Defnyddiwr LED2
Coch, wedi'i gysylltu â'r pin PD13 o AT32F403AVGT7 - Defnyddiwr LED3
Melyn, wedi'i gysylltu â'r pin PD14 o AT32F403AVGT7 - Defnyddiwr LED4
Gwyrdd, wedi'i gysylltu â'r pin PD15 o AT32F403AVGT7
Botymau
- Botwm ailosod B1:
Wedi'i gysylltu â NRST i ailosod AT32F403AVGT7 - Botwm defnyddiwr B2:
Mae, yn ddiofyn, wedi'i gysylltu â PA0 AT32F403AVGT7, ac fel arall yn cael ei ddefnyddio fel botwm deffro (R19 ON, R21 OFF); neu wedi'i gysylltu â PC13 ac fel arall yn cael ei ddefnyddio fel TAMPBotwm ER-RTC (R19 OFF, R21 YMLAEN)
Dyfais USB
Mae bwrdd AT-START-F403A yn cefnogi cyfathrebu dyfais cyflym USB trwy gysylltydd micro-B USB (CN1). Gellir defnyddio VBUS fel cyflenwad pŵer 5 V o fwrdd AT-START-F403A.
Cysylltwch â Banc3 o gof Flash trwy ryngwyneb SPIM
Mae'r SPI Flash EN25QH128A ar y bwrdd wedi'i gysylltu â'r AT32F403AVGT7 trwy ryngwyneb SPIM a'i ddefnyddio fel Banc 3 o gof Flash estynedig.
Wrth ddefnyddio Banc 3 y cof Flash trwy ryngwyneb SPIM, dylai'r siwmper un darn JP8, fel y dangosir yn Nhabl 2, ddewis yr ochr SPIM chwith. Yn yr achos hwn, nid yw PB1, PA8, PB10 PB11, PB6 a PB7 wedi'u cysylltu â'r cysylltydd estyniad I/O LQFP100 allanol. Mae'r 6 pin hyn yn cael eu marcio trwy ychwanegu [*] ar ôl enw pin y cysylltydd estyniad ar sgrin sidan PCB.
Tabl 2 . Gosodiad siwmper GPIO a SPIM
| Siwmper | Gosodiadau |
|
JP8 yn gysylltiedig ag I/O |
Defnyddiwch swyddogaeth I / O (gosodiad diofyn cyn ei anfon). |
|
JP8 wedi'i gysylltu â SPIM |
Defnyddiwch y swyddogaeth SPIM |
0 Ω gwrthyddion
Tabl 3 . 0 Ω gosodiad gwrthydd
| Gwrthyddion | Cyflwr(1) | Disgrifiad |
|
R13 (Mesur defnydd pŵer microreolydd) |
ON |
Pan fydd JP3 OFF, mae 3.3V wedi'i gysylltu â'r microreolydd
i ddarparu cyflenwad pŵer |
|
ODDI AR |
Pan fydd JP3 OFF, mae 3.3V yn caniatáu i amedr gael ei gysylltu i fesur defnydd pŵer microreolydd
(os nad oes amedr, ni ellir pweru'r microreolydd) |
|
| R4
(cyflenwad pŵer VBAT) |
ON | Rhaid cysylltu VBAT â VDD |
| ODDI AR | Gall VBAT gael ei bweru gan y pin_6 VBAT o J2 | |
|
R5, R6, R7, R8 (LSE) |
OFF, ON, ON, OFF | Mae ffynhonnell cloc LSE yn defnyddio grisial Y1 ar y bwrdd |
|
ON, OFF, OFF, ON |
Daw ffynhonnell cloc LSE o PC14 allanol neu PC14 a PC15
yn cael eu defnyddio fel GPIO. |
|
|
R17 (VREF+) |
ON | Mae VREF+ wedi'i gysylltu â VDD |
|
ODDI AR |
Mae VREF+ wedi'i gysylltu â J2 pin_21 neu ArduinoTM
cysylltydd J3 AREF |
|
| R19, R21
(botwm DEFNYDDIWR B2) |
AR, ODDI | Mae botwm defnyddiwr B2 wedi'i gysylltu â PA0 |
| ODDI AR | Mae botwm defnyddiwr B2 wedi'i gysylltu â PC13 | |
|
R29, R30 (PA11, PA12) |
I FFWRDD, ODDI AR |
Pan ddefnyddir PA11 a PA12 fel USB, nid ydynt
yn gysylltiedig â pin_20 a pin_21 o J1. |
|
AR, AR |
Pan na ddefnyddir PA11 a PA12 fel USB, gallant fod
yn gysylltiedig â pin_20 a pin_21 o J1. |
|
|
R31, R32, R33, R34 (ArduinoTM A4, A5) |
I FFWRDD, AR, I FFWRDD, ON |
Mae ArduinoTM A4 ac A5 wedi'u cysylltu ag ADC_IN11 a
ADC_IN10 |
|
ON, OFF, ON, OFF |
Mae ArduinoTM A4 ac A5 wedi'u cysylltu ag I2C1_SDA a
I2C1_SCL |
|
| R35, R36
(ArduinoTM D10) |
I FFWRDD, ON | Mae ArduinoTM D10 wedi'i gysylltu â SPI1_SS |
| AR, ODDI | Mae ArduinoTM D10 wedi'i gysylltu â PWM (TMR4_CH1) | |
|
R9 (USART1_RX) |
ON |
Mae USART1_RX o AT32F403AVGT7 wedi'i gysylltu â VCP TX
o AT-Link-EZ |
|
ODDI AR |
Mae USART1_RX o AT32F403AVGT7 wedi'i ddatgysylltu o
VCP TX o AT-Link-EZ |
|
|
R10 (USART1_TX) |
ON |
Mae USART1_TX o AT32F403AVGT7 wedi'i gysylltu â VCP RX
o AT-Link-EZ |
|
ODDI AR |
Mae USART1_TX o AT32F403AVGT7 wedi'i ddatgysylltu o
VCP RX o AT-Link-EZ |
Cysylltwyr estyniad
- Cysylltydd estyniad ArduinoTM Uno R3
Mae plwg benywaidd J3 ~ J6 a J7 gwrywaidd yn cefnogi cysylltwyr safonol ArduinoTM Uno R3. Mae'r rhan fwyaf o'r byrddau merched a ddyluniwyd o amgylch ArduinoTM Uno R3 yn addas ar gyfer AT-START-F403A.
Nodyn
- Mae porthladdoedd I/O AT32F403AVGT7 yn 3.3 V sy'n gydnaws ag ArduinoTM Uno R3, ond mae 5V yn anghydnaws.
- Gosodwch R17 I FFWRDD os oes ei angen i gyflenwi pŵer trwy'r J3 pin_8 AREF o AT-START-F403A i'r VREF+ o AT32F403AVGT7 trwy gyfrwng bwrdd merch ArduinoTM Uno R3.
Tabl 4. Diffiniad pin cysylltydd estyniad ArduinoTM Uno R3
|
Cysylltydd |
Pin
rhif |
Arduino
enw pin |
AT32F403A
enw pin |
Swyddogaethau |
|
J4 (Cyflenwad pŵer) |
1 | NC | – | – |
| 2 | IOREF | – | Cyfeirnod 3.3V | |
| 3 | AILOSOD | NRST | Ailosod allanol | |
| 4 | 3.3V | – | Mewnbwn/allbwn 3.3V | |
| 5 | 5V | – | Mewnbwn/allbwn 5V | |
| 6 | GND | – | Daear | |
| 7 | GND | – | Daear | |
| 8 | VIN | – | 7 ~ mewnbwn / allbwn 12V | |
|
J6 (Mewnbwn analog) |
1 | A0 | PA0 | ADC123_IN0 |
| 2 | A1 | PA1 | ADC123_IN1 | |
| 3 | A2 | PA4 | ADC12_IN4 | |
| 4 | A3 | PB0 | ADC12_IN8 | |
| 5 | A4 | PC1 neu PB9 (1) | ADC123_IN11 neu I2C1_SDA | |
| 6 | A5 | PC0 neu PB8 (1) | ADC123_IN10 neu I2C1_SCL | |
|
J5 (Beit isel mewnbwn/allbwn rhesymeg) |
1 | D0 | PA3 | USART2_RX |
| 2 | D1 | PA2 | USART2_TX | |
| 3 | D2 | PA10 | – | |
| 4 | D3 | PB3 | TMR2_CH2 | |
| 5 | D4 | PB5 | – | |
| 6 | D5 | PB4 | TMR3_CH1 | |
| 7 | D6 | PB10 | TMR2_CH3 | |
| 8 | D7 | PA8 (2) | – | |
|
J3 (Beit uchel mewnbwn/allbwn rhesymeg) |
1 | D8 | PA9 | – |
| 2 | D9 | PC7 | TMR3_CH2 | |
| 3 | D10 | PA15 neu PB6(1)(2) | SPI1_NSS neu TMR4_CH1 | |
| 4 | D11 | PA7 | TMR3_CH2 neu SPI1_MOSI | |
| 5 | D12 | PA6 | SPI1_MISO | |
| 6 | D13 | PA5 | SPI1_SCK | |
|
7 |
GND |
– |
Daear |
|
| 8 | AREF | – | VREF+ mewnbwn/allbwn | |
| 9 | SDA | PB9 | I2C1_SDA |
| 10 | SCL | PB8 | I2C1_SCL | |
|
J7 (Eraill) |
1 | MISO | PB14 | SPI2_MISO |
| 2 | 5V | – | Mewnbwn/allbwn 5V | |
| 3 | SCK | PB13 | SPI2_SCK | |
| 4 | MOSI | PB15 | SPI2_MOSI | |
| 5 | AILOSOD | NRST | Ailosod allanol | |
| 6 | GND | – | Daear | |
| 7 | NSS | PB12 | SPI2_NSS | |
| 8 | PB11 | PB11 | – |
- Dangosir gosodiad gwrthydd 0 Ω yn Nhabl 3.
- Rhaid i SPIM fod yn anabl a rhaid i siwmper un darn JP8 ddewis ochr I/O, fel arall ni ellir defnyddio PA8 a PB6.
Cysylltydd estyniad LQFP100 I/O
Gall y cysylltydd estyniad J1 a J2 gysylltu'r AT-START-F403A â phrototeip allanol / bwrdd pacio. Mae porthladdoedd I/O AT32F403AVGT7 ar gael ar y cysylltwyr estyniad hyn. Gellir mesur J1 a J2 hefyd gyda'r osgilosgop, y dadansoddwr rhesymeg neu'r stiliwr foltmedr.
Nodyn
- Gosodwch R17 I FFWRDD os oes angen cyflenwi pŵer trwy'r J2 pin_21 VREF+ o AT-START-F403A gyda chyflenwad pŵer allanol,
Sgematig
Hanes adolygu
Tabl 5 . Hanes adolygu dogfennau
| Dyddiad | Adolygu | Newidiadau |
| 2020.2.14 | 1.0 | Rhyddhad cychwynnol |
| 2020.4.22 | 1.1 | LED3 wedi'i addasu i felyn |
|
2020.12.15 |
1.20 |
1. Wedi diweddaru cod adolygu'r ddogfen hon i 3 digid, gyda'r ddau gyntaf ar gyfer fersiwn AT-START, a'r un olaf ar gyfer fersiwn y ddogfen.
2. caledwedd AT-Link-EZ wedi'i ddiweddaru i V1.2. Cefnogi dadfygio SWO, ychwanegodd y disgrifiad SWO; ac addasu'r signalau CN7, a chywiro sgrin sidan yn unol ag offer datblygu Artery. 3. Sgrin sidan CN2 wedi'i addasu. 4. Ychwanegwyd cylch prawf GND i hwyluso mesur. |
RHYBUDD PWYSIG - DARLLENWCH YN OFALUS os gwelwch yn dda
Mae prynwyr yn deall ac yn cytuno mai prynwyr yn unig sy'n gyfrifol am ddewis a defnyddio cynhyrchion a gwasanaethau Artery.
Darperir cynhyrchion a gwasanaethau Artery “FEL Y MAE” ac nid yw Artery yn darparu unrhyw warantau datganedig, ymhlyg na statudol, gan gynnwys, heb gyfyngiad, unrhyw warantau goblygedig o fasnachadwyedd, ansawdd boddhaol, diffyg trosedd, neu addasrwydd at ddiben penodol mewn perthynas â’r rydweli. cynhyrchion a gwasanaethau.
Er gwaethaf unrhyw beth i'r gwrthwyneb, nid yw prynwyr yn caffael unrhyw hawl, teitl na buddiant yng nghynnyrch a gwasanaethau unrhyw rydweli nac unrhyw hawliau eiddo deallusol a ymgorfforir ynddynt. Ni ddylid dehongli cynhyrchion a gwasanaethau Artery mewn unrhyw achos fel (a) rhoi trwydded i brynwyr, yn benodol neu drwy oblygiad, estopel neu fel arall, i ddefnyddio cynhyrchion a gwasanaethau trydydd parti; neu (b) trwyddedu hawliau eiddo deallusol y trydydd parti; neu (c) yn gwarantu cynhyrchion a gwasanaethau'r trydydd parti a'i hawliau eiddo deallusol.
Mae prynwyr trwy hyn yn cytuno nad yw cynhyrchion Artery wedi'u hawdurdodi i'w defnyddio fel, ac ni fydd prynwyr yn integreiddio, hyrwyddo, gwerthu neu drosglwyddo fel arall unrhyw gynnyrch Artery i unrhyw gwsmer neu ddefnyddiwr terfynol i'w ddefnyddio fel cydrannau hanfodol mewn (a) unrhyw feddygol, achub bywyd neu fywyd. dyfais neu system gynnal, neu (b) unrhyw ddyfais neu system ddiogelwch mewn unrhyw gymhwysiad a mecanwaith modurol (gan gynnwys ond heb fod yn gyfyngedig i systemau brêc modurol neu systemau bagiau aer), neu (c) unrhyw gyfleusterau niwclear, neu (d) unrhyw ddyfais rheoli traffig awyr , cymhwysiad neu system, neu (e) unrhyw ddyfais, cymhwysiad neu system arfau, neu (dd) unrhyw ddyfais, cymhwysiad neu system arall lle mae'n rhesymol ragweladwy y byddai methiant cynhyrchion y Rhydweli fel y'u defnyddir yn y cyfryw ddyfais, cymhwysiad neu system yn arwain i farwolaeth, anaf corfforol neu ddifrod trychinebus i eiddo.
© 2020 Corfforaeth Technoleg ARTERY - Cedwir pob hawl
Dogfennau / Adnoddau
 |
ArteryTek AT32F403AVGT7 32 Bit Microcontrollers [pdfLlawlyfr Defnyddiwr AT32F403AVGT7 Microreolyddion 32 Bit, AT32F403AVGT7, Microreolyddion 32 Bit, Microreolyddion Bit, Microreolyddion |
