LCDWIKI
Modiwl SPI 4.0 modfedd MSP4030_MSP4031 Llawlyfr Defnyddiwr
CR2023-MI4043
MSP4030&MSP4031
Modiwl Arddangos 4.0inch IPS TFT SPI
Llawlyfr Defnyddiwr
Disgrifiad o'r Adnodd
Dangosir y cyfeiriadur adnoddau yn y ffigwr canlynol:
| Cyfeiriadur | Disgrifiad o'r Cynnwys |
| 1-Demo | Yn cynnwys samprhaglenni a chyfarwyddiadau defnydd ar gyfer llwyfannau amrywiol |
| 2-Manyleb | Gan gynnwys manylebau sgrin LCD, manylebau cynnyrch, a chychwyn gyrrwr sgrin LCD IC |
| 3-Strwythur_Diagram | Gan gynnwys dogfennau strwythur maint sgrin gyffwrdd, dogfennau strwythur maint cynnyrch |
| 4- Gyrrwr_IC_Data_Taflen | Gan gynnwys Taflen Ddata IC gyrrwr sgrin LCD a Thaflen Ddata IC gyrrwr Sgrin Gyffwrdd |
| 5-Sgematig | Gan gynnwys diagram sgematig caledwedd cynnyrch, diagram cydran Altium LCD, a phecynnu PCB |
| 6-Llawlyfr_Defnyddiwr | Yn cynnwys dogfen cyfarwyddiadau defnyddiwr cynnyrch |
| Offeryn_Mowldio 7-Cymeriad&Llun | Yn cynnwys meddalwedd echdynnu delwedd, meddalwedd echdynnu nodau, a chyfarwyddiadau defnyddio meddalwedd. Mae'r prawf arddangos delwedd a thestun yn y sampMae angen defnyddio'r ddau feddalwedd hyn ar gyfer cymryd llwydni. |
Disgrifiad Rhyngwyneb
Dangosir y rhyngwyneb ar gefn y modiwl yn y ffigur canlynol:
| Rhif | Pin Modiwl | Disgrifiad Swyddogaeth Pin |
| 1 | vcc | Pŵer LCD positif (argymhellir cysylltu â 5V. Pan fydd wedi'i gysylltu â 3.3V, bydd disgleirdeb y backlight ychydig yn ddim) |
| 2 | GND | Pŵer LCD ddaear |
| 3 | LCD_CS | Signal rheoli dewis LCD, lefel isel yn weithredol |
| 4 | LCD_RST | Signal rheoli ailosod LCD, ailosod lefel isel |
| 5 | LCD RS | Gorchymyn LCD / signal rheoli dewis data Lefel uchel: data, lefel isel: gorchymyn |
| 6 | SDI(mosi) | Signal data ysgrifennu bws SPI (cerdyn SD a sgrin LCD yn cael eu defnyddio gyda'i gilydd) |
| 7 | SCK | Signal cloc bws SPI (cerdyn SD a sgrin LCD yn cael eu defnyddio gyda'i gilydd) |
| 8 | LED | Arwydd rheoli backlight LCD (Os oes angen rheolaeth arnoch, cysylltwch y pinnau. Os nad oes angen rheolaeth arnoch, gallwch ei hepgor) |
| 9 | SDO(miso) | Arwydd data darllen bws SPI (cerdyn SD a sgrin LCD yn cael eu defnyddio gyda'i gilydd) |
| 10 | CTP SCL _ | Arwydd cloc bws IIC sgrin gyffwrdd capacitive (nid oes angen cysylltu modiwlau heb sgriniau cyffwrdd) |
| 11 | CTP_RST | Signal rheoli ailosod sgrin gyffwrdd cynhwysydd, ailosod lefel isel (nid oes angen cysylltu modiwlau heb sgriniau cyffwrdd, |
| 12 | CTP_SDA | Signal data bws IIC sgrin gyffwrdd capacitive (nid oes angen cysylltu modiwlau heb sgriniau cyffwrdd) |
| 13 | CTP_INT | Sgrin gyffwrdd cynhwysydd signal ymyrraeth bws IIC, wrth gynhyrchu cyffyrddiad, mewnbwn lefel isel i'r prif reolaeth (nid oes angen cysylltu modiwlau heb sgriniau cyffwrdd) |
| 14 | SD_CS | Gellir datgysylltu signal rheoli dewis cerdyn SD, gweithredol lefel isel (heb swyddogaeth cerdyn SD) |
Egwyddor gweithio
3.1. Cyflwyniad i Reolwr ST7796S
Mae'r rheolydd ST7796S yn cefnogi cydraniad uchaf o 320 * 480 ac mae ganddo GRAM o 345600 beit mewn maint. Ar yr un pryd yn cefnogi bysiau data porthladd cyfochrog 8-did, 9-did, 16-did, 18-did, a 24-did, yn ogystal â phorthladdoedd cyfresol SPI 3-gwifren a 4-gwifren. Oherwydd y nifer fawr o borthladdoedd IO sydd eu hangen ar gyfer rheolaeth gyfochrog, rheolaeth porthladd cyfresol SPI yw'r un a ddefnyddir amlaf. Mae'r ST7796S hefyd yn cefnogi arddangosfeydd lliw 65K, 262K, a 16.7M RGB, gyda lliwiau arddangos cyfoethog. Mae hefyd yn cefnogi arddangosiad cylchdroi a sgrolio, yn ogystal â chwarae fideo, gyda gwahanol ddulliau arddangos.
Mae'r rheolydd ST7796S yn defnyddio 16bit (RGB565) i reoli arddangosiad un picsel, felly gall arddangos hyd at 65K o liwiau fesul picsel. Mae'r cyfeiriad picsel wedi'i osod yn nhrefn y rhesi a'r colofnau, a phennir cyfeiriad y cynnydd a'r gostyngiad gan y dull sganio. Mae'r dull arddangos ST7796S yn seiliedig ar osod y cyfeiriad yn gyntaf ac yna gosod y gwerth lliw.
3.2. Cyflwyniad i Brotocol Cyfathrebu SPI
Dangosir amseriad modd ysgrifennu'r bws SPI 4-wifren yn y ffigur canlynol:
Detholiad sglodion caethweision yw CSX, a dim ond pan fydd CSX ar lefel pŵer isel y bydd y sglodion yn cael ei alluogi.
D/CX yw pin rheoli data/gorchymyn y sglodyn. Pan fydd DCX yn ysgrifennu gorchmynion ar lefelau isel, caiff data ei ysgrifennu ar lefelau uchel SCL yw'r cloc bws SPI, gyda phob ymyl codi yn trosglwyddo 1 did o ddata; SDA yw'r data a drosglwyddir gan SPI, sy'n trosglwyddo 8 did o ddata ar unwaith. Dangosir fformat y data yn y ffigur canlynol:
Rhan uchel yn gyntaf, trawsyrru yn gyntaf.
Ar gyfer cyfathrebu SPI, mae gan ddata amseriad trosglwyddo, gyda chyfuniad o gyfnod cloc amser real (CPHA) a polaredd cloc (CPOL):
Mae lefel CPOL yn pennu lefel cyflwr segur y cloc cydamserol cyfresol, gyda CPOL=0, yn dynodi lefel isel. Protocol trosglwyddo pâr CPOL
Ni chafodd y drafodaeth fawr o ddylanwad;
Mae uchder CPHA yn pennu a yw'r cloc cydamserol cyfresol yn casglu data ar ymyl naid y cloc cyntaf neu'r ail,
Pan fydd CPHL=0, perfformio casglu data ar yr ymyl trawsnewid cyntaf;
Mae'r cyfuniad o'r ddau hyn yn ffurfio pedwar dull cyfathrebu SPI, ac mae SPI0 yn cael ei ddefnyddio'n gyffredin yn Tsieina, lle mae CPHL = 0 a CPOL = 0
Disgrifiad Caledwedd
4.1. Rhyngwyneb FPC sgrin gyffwrdd capacitive 6P
Mae P1 yn fflip dros ddeiliad FPC gyda bylchiad o 6P 0.5mm, a ddefnyddir i gysylltu cebl FPC 6P y sgrin gyffwrdd capacitive a chysylltu signalau cyffwrdd.
4.2. cyflenwad pŵer cyftage cylched sefydlogi
Defnyddir y gylched hon i sefydlogi'r mewnbwn cyftagd y modiwl, lle VCC yw'r mewnbwn allanol cyftage, VCC3.3V yw'r mewnbwn modiwl cyftage, a C1 yw'r cynhwysydd hidlo ffordd osgoi. Gellir cysylltu VCC â 5V neu 3.3V, ac argymhellir cysylltu â 5V oherwydd dim ond trwy gysylltu â 5V y gall VCC3.3 allbwn 3.3V. Os yw wedi'i gysylltu â 3.3V, mae allbwn VCC3.3 cyftagBydd e yn llai na 3.3V, a fydd yn achosi i ddisgleirdeb backlight y sgrin LCD dywyllu.
4.3. Cylched rhyngwyneb slot cerdyn SD
Mae SD_ CARD1 yn slot cerdyn Micro SD ar gyfer mewnosod cardiau Micro SD, gan ei gwneud hi'n hawdd defnyddio swyddogaethau ehangu cerdyn SD. Rhennir y bws SPI a'r LCD a ddefnyddir.
4.4. Cylched rheoli backlight
Mae R1 wedi'i gadw ar gyfer cydnawsedd â'r gylched reoli J3Y, gan ddefnyddio gwrthydd 0 ohm yn uniongyrchol. R2 yw'r gwrthydd cyfyngu cerrynt backlight, R7 yw'r gwrthydd tynnu i fyny, a Q1 yw'r transistor effaith maes sianel BSS138 N. LED yw'r signal rheoli, ac mae LEDK wedi'i gysylltu â phegwn negyddol y backlight. Pan fydd y LED wedi'i atal (heb signal rheoli), oherwydd R7 tynnu i fyny, mae ffynhonnell BSS138 ar lefel uchel, gyda'i gât a'i ddraen yn dargludo, LEDK wedi'i seilio, a'r cylched backlight yn dargludo, gan droi'r golau ymlaen. . Pan fo'r mewnbwn LED yn isel, mae ffynhonnell BSS138 yn isel, mae ei giât a'i ddraen yn cael eu torri i ffwrdd, mae LDEK yn cael ei atal, ac mae'r cylched backlight yn cael ei dorri i ffwrdd, gan ddiffodd y golau; Pan fo'r mewnbwn LED ar lefel uchel, mae ffynhonnell BSS138 ar lefel uchel, mae ei giât a'i ddraen yn ddargludol, mae LDEK wedi'i seilio, ac mae'r cylched backlight yn ddargludol, gan droi'r golau ymlaen;
4.5. Cynhwysydd sgrîn gyffwrdd cylched trosi lefel signal IIC
Mae R3, R4, R5 ac R6 yn wrthydd tynnu i fyny, ac mae Q2 a Q3 yn FETs sianel N BSS138. Mewnbwn signal CTP_ SDA 、 CTP_ IIC o brif derfynell reoli SCL, 3V3_ CTP_ SDA 、 3V3_ CTP_ SCL yw'r signal IIC wedi'i drawsnewid. Swyddogaeth y gylched hon yw trosi mewnbwn signal IIC 5V neu 3.3V o'r prif derfynell reoli i mewn i signal IIC 3.3V, ac yna ei fewnbynnu i'r modiwl cyffwrdd capacitive (oherwydd mai dim ond signalau 3.3V y gall y modiwl cyffwrdd capacitive ei dderbyn) . Gall hefyd drosi'r allbwn signal 3.3V o'r modiwl cyffwrdd capacitive yn signal 5V a'i fewnbynnu i'r prif reolaeth. Yr egwyddor yw (cymryd SDA fel example): mae ffynhonnell BSS138 bob amser ar lefel 3.3V, a phan fo CTP_ SDA ar lefel isel, mae draen BSS138 ar lefel, y ffynhonnell gyftage yn uwch na'r draen, mae'r giât a'r draen yn dargludo, ac mae'r giât hefyd ar lefel isel, mae 3V3_ CTP_ SDA yn lefel isel; Pan fo CTP_ SDA ar lefel uchel, gyda lefel draen 5V o BSS138.
Mae'r ffynhonnell cyftage yn is na'r draen, ac mae'r giât a'r draen yn cael eu torri i ffwrdd. Mae'r giât yn cael ei dynnu hyd at 3.3V lefel uchel, gyda 3V3_ CTP_ SDA yn lefel uchel. i'r gwrthwyneb.
4.6. Rhyngwyneb pin pennawd 14P
J2 yw pin 14P, R8 yw gwrthydd tynnu i fyny pin cerdyn SD CS. Defnyddir y pin 14P i gysylltu â'r prif reolaeth, y gellir ei fewnosod yn uniongyrchol neu ei gysylltu trwy gebl DuPont. Oherwydd bod y cerdyn SD a'r LCD yn rhannu'r bws SPI, tynnwch y pin CS o'r cerdyn SD yn gyntaf i analluogi ei swyddogaethau ac osgoi gwrthdaro dyfeisiau bws SPI pan fydd y modiwl yn cael ei ddefnyddio.
4.7. Cylched rhyngwyneb FPC 14P
P2 yw rhyngwyneb cebl FPC modiwl 14P, y gellir ei gysylltu â'r prif reolaeth yn unig trwy'r cebl FPC.
4.8. Rheoli cylched trosi lefel signal
Mae U2 yn IC trosi lefel sy'n trosi rhwng 5V a 3.3V. Mae'r gylched hon yn defnyddio'r swyddogaeth unffordd o 5V i 3.3V yn unig, ac mae'r signalau y mae angen i'r modiwl eu hysgrifennu yn cael eu trosi trwy'r gylched hon.
4.9. Rhyngwyneb weldio cebl sgrin 48P LCD
Pad 1P yw QD48 gyda bylchiad o 0.8mm. Fe'i defnyddir i weldio'r LCD fel y gall dderbyn signalau o'r prif reolaeth.
Exampgyda chyfarwyddiadau defnydd rhaglen
Am gyfarwyddiadau penodol, cyfeiriwch at yr example dogfen cyfarwyddiadau defnyddio rhaglen yn y exampgyda cyfeiriadur rhaglen.
A. Cysylltwch y modiwl arddangos i'r prif fwrdd rheoli (plygiwch yn uniongyrchol, defnyddiwch gebl DuPont neu gysylltiad cebl FPC);
B. Cysylltwch y prif fwrdd rheoli i'r PC (mae angen ei gysylltu yn ôl y dull lawrlwytho) a phŵer ar y prif fwrdd rheoli;
C. Addasu, llunio, a llwytho i lawr samprhaglenni;
D. Gwiriwch arddangosfa'r modiwl a gwirio a yw'r rhaglen yn rhedeg yn llwyddiannus;
Meddalwedd offer cyffredin
Mae'r cynampMae angen i'r rhaglen arddangos Tsieinëeg a Saesneg, symbolau a delweddau, felly mae angen defnyddio meddalwedd cymryd llwydni. Mae dau fath o feddalwedd cymryd llwydni: Image2Lcd a PCtoLCD2002. Defnyddir Image2Lcd ar gyfer echdynnu delwedd lliw, tra bod PCtoLCD2002 yn cael ei ddefnyddio ar gyfer echdynnu testun neu ddelwedd unlliw.
Mae meddalwedd cymryd llwydni PCtoLCD2002 wedi'i osod fel a ganlyn:
Cod Yin Dewis Fformat Matrics Dot
Dewiswch ddull rhes wrth rhes ar gyfer cymryd llwydni Dewiswch gyfeiriad y mowld gan gymryd cyfeiriad i'r cyfeiriad clocwedd (gyda'r safle uwch o'ch blaen)
Detholiad System Rhif Allbwn Rhif Hecsadegol
Fformat Dewis Fformat C51 Custom
Gellir dod o hyd i'r dull gosod penodol ar y canlynol webtudalen: http://www.lcdwiki.com/Chinese_and_English_display_modulo_settings
Dangosir gosodiadau meddalwedd cymryd llwydni Image2Lcd yn y ffigur canlynol:
Mae angen gosod meddalwedd Image2Lcd i sganio'n llorweddol, o'r chwith i'r dde, o'r brig i'r gwaelod, a chyda darnau isel o'i flaen.
Dogfennau / Adnoddau
 |
LCD wiki MSP4030 Modiwl Arddangos 4.0 Modfedd IPS TFT SPI [pdfLlawlyfr Defnyddiwr Modiwl Arddangos MSP4030 4.0 Modfedd IPS TFT SPI, MSP4030, Modiwl Arddangos TFT SPI IPS 4.0 Modfedd, Modiwl Arddangos IPS TFT SPI, Modiwl Arddangos TFT SPI, Modiwl Arddangos SPI, Modiwl Arddangos, Modiwl |